如何使ise推断双端口ram

嗨，
嗨，
我想让ise实现我的ram作为双端口ram，它将有两个读端口（不需要或不使用写端口）。
我在这个过程中使用以下几行
process_read：process（clk，address1，address2） -  reset2，reset3，如果（clk'event和clk ='1'）则开始，然后q1 q2结束if;
结束过程;
它基本上是一个充满64位常量的ROM，内存有32个位置。
当我实现这个设计时，ISE使用两个块ram模块。
是否有可能使用两个独立的读端口（上面的代码中的q1和q2）实现单个块ram？
如果是这样，代码应该如何修改？
请帮忙。
谢谢，
Koyel



以下为原文

Hi,
Hi,

I want to make ise implement my ram as a dual port ram that will have two read ports (write ports are not required or not used). I am using the following lines in the process

process_read: process(clk,address1, address2)-- reset2, reset3,
begin
               
      if(clk'event and clk='1') then

              
      q1 <=   r1(to_integer(unsigned(address1)));

      q2 <=   r1(to_integer(unsigned(address2)));
     end if;
end process;

Its basically a rom filled with 64 bit constants and the memory has 32 locations. When I implement this design, ISE uses two block ram modules. Is it possible to make ise implement a single block ram with two independent read ports (q1 and q2 in the above code)? If so how the code should be modified?

Please help.

Thanks,
Koyel