完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我已获得PCI Core的评估许可,并希望使用Spartan3an进行设计。我可以合成它,但是当我想实现我的设计时(包括PCI Core) 我有这个错误: NgdBuild:604 - 无法解析类型为“PCI_LC_I”的逻辑块“PCI_CORE / PCI_LC”。 引脚名称拼写错误可能导致此问题,缺少edif或ngc文件,块名称与edif或ngc文件名之间的大小写不匹配,或者类型名称的拼写错误。 目标'spartan3a'不支持符号'PCI_LC_I'。 有人能帮我吗? 以上来自于谷歌翻译 以下为原文 Hi I've got evaluation license for PCI Core and want to design with Spartan3an.I can synthesize it, but when I want to implement my design(PCI Core is included) I've got this error: NgdBuild:604 - logical block 'PCI_CORE/PCI_LC' with type 'PCI_LC_I' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'PCI_LC_I' is not supported in target 'spartan3a'. Can someone help me? |
|
相关推荐
2个回答
|
|
我使用的是PCI Core版本3.167。我的设备是xc3s200AN,它不受支持,但根据Coregenerator软件,可以为我的设备生成此IPCORE。
无论如何,即使我选择支持的XC3S400AN-FGG400-5C,我也得到了同样的错误。 这个是来做什么的? 以上来自于谷歌翻译 以下为原文 I'm using version 3.167 of PCI Core.My device is xc3s200AN,its not supported,but according to Coregenerator software this IPCORE can be generated for my device. Anyway,even when I choose XC3S400AN-FGG400-5C that is supported,I got the same error. What is this for? |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2326 浏览 7 评论
2739 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2224 浏览 9 评论
3303 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2372 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
664浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
472浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
241浏览 1评论
678浏览 0评论
1872浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-8 00:23 , Processed in 1.268790 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号