完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好
我想问一下，当系统在目标设备的芯片上实现时，路径后模拟o / p是否给出相同的o / p结果结果？ 以上来自于谷歌翻译 以下为原文 Hi for all I want to ask if the post-route simulation o/p gives same the results of the o/p results when the system implimented on chip of target device ?? 
0
|
|
相关推荐
7个回答
|
|
|
omar.zyad写道：
大家好 我想问一下，当系统在目标设备的芯片上实现时，路径后模拟o / p是否给出相同的o / p结果结果？ 如果没有，那么他们的东西就会被严重破坏。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 omar.zyad wrote:If it doesn't, them something is seriously fscked. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
如果你能解释一下你的答案吗?? !!!
我不明白 ！！ 以上来自于谷歌翻译 以下为原文 if you can explain your answer please ??!!! i cannot understand !! |
|
|
|
|
|
omar.zyad写道：如果你能解释你的答案吗?? !!!
我不明白 ！！ 我的意思是，如果你的模拟与真正的硬件不匹配，那么事情就会被严重搞砸和错误。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 omar.zyad wrote:I mean that if you simulation doesn't match the real hardware then something is seriously screwed up and wrong. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
嗨bassman59
请问你能解释一下布局和路线模拟与码片输出之间的差异 -------------------------------------------------- -----------------------------如果你在后面刺伤，知道你在前台-------- -------------------------------------------------- ---------------------- 以上来自于谷歌翻译 以下为原文 hi bassman59 please can you explain what differnce between post place and route simulation and chipscope output ------------------------------------------------------------------------------- If you stabbed in the back, know you are in the foreground -------------------------------------------------------------------------------- |
|
|
|
|
|
sarmad88写道：
嗨bassman59 请问你能解释一下布局和路线模拟与码片输出之间的差异 OY GEVALT。 前者是在工具采用您的代码并对其进行处理后对设计进行模拟。 后者基本上是将逻辑分析仪探针放在实际的硬件上。 家庭作业：告诉我们这两件事有什么不同。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sarmad88 wrote:OY GEVALT. The former is a simulation of the design after the tools have taken your code and processed it. The latter is basically putting logic analyzer probes on the actual hardware. Homework assigment: tell us what is different about these two things. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
谢谢baseman65
我认为后置和布线仿真是实际时序，并且在配置到FPGA之前 但是，chipcope将ILA添加到设计中并捕获任何内部信号。 做得好吗？ -------------------------------------------------- -----------------------------如果你在后面刺伤，知道你在前台-------- -------------------------------------------------- ---------------------- 以上来自于谷歌翻译 以下为原文 thank you baseman65 i htink that the post place and route simulation is actual timing and before configuration into FPGA but chipscope is added ILA into design and captuered the any internal signal . did this good think?? ------------------------------------------------------------------------------- If you stabbed in the back, know you are in the foreground -------------------------------------------------------------------------------- |
|
|
|
|
|
sarmad88写道：
谢谢baseman65 我认为后置和布线仿真是实际时序，并且在配置到FPGA之前 但是，chipcope将ILA添加到设计中并捕获任何内部信号。 做得好吗？ 放入ChipScope内核后，设计是否符合时序限制？ 你还没有说出什么问题。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sarmad88 wrote:Does the design meet timing constraints after you put in the ChipScope core? You still haven't said what's wrong. ----------------------------Yes, I do this for a living. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2415 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1096浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
579浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
441浏览 1评论
2000浏览 0评论
723浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1085
评论
淘帖
3253
