完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我目前在编程期间遇到了本地化到FPGA BGA(XC2S600E-6FG4561)的问题。
我正在编程的单元有两个FPGA BGA,当编程地址64处的两个bga失败验证时。确切的失败是: U2未通过地址64'1'验证 U3未通过地址64'3'验证 这种情况发生在日期代码为1133或更高的所有BGA上,所有日期代码低于1133(确切日期代码1121,1021,0949,0845)都没有验证问题。 出于好奇,我试图在验证步骤中对BGA进行编程并进行校验和ID检查,并注意到每次使用1133(或更高版本)日期代码擦除和重新编程BGA时,校验和会发生变化,但是 早期的日期代码校验和是稳定的。 我不是软件人,我正在努力帮助解决这些问题。 所以,如果你有任何建议,我们表示赞赏。 以上来自于谷歌翻译 以下为原文 I currently having an issue that has been localized to the FPGA BGA (XC2S600E-6FG4561) during programming . The Unit I am programming has two FPGA BGA's and when programming both bga's fail verification at Address 64. The exact fails are: U2 fails verification at address 64'1' U3 fails verification at address 64'3' This is happening on all BGA's that have a date code of 1133 or higher, all date codes lower than 1133 (exact date codes 1121,1021,0949,0845) have no issue with verification. Out of curiosity I tried to program the BGA's with out the verification step and do a checksum id check, and noticed that the checksum would change every time I would erase and reprogram the BGA's with the 1133 (or higher)date code, but with the earlier date codes the checksum was stable. I am not a software guy, I am trying to help troubleshoot these problems. So if you have any advise It is appreciated. |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2277 浏览 9 评论
3352 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2445 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
776浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
557浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
403浏览 1评论
1984浏览 0评论
702浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-2 23:25 , Processed in 1.081806 second(s), Total 46, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号