完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,我想使用GLK输入来传输一些不同的数据。
所以我尝试将OBUFDS输出连接到时钟输入的专用引脚。 它是sp601开发板中唯一连接到SMA连接器的引脚,我需要连接一个SMA。 我没有真正选择将我的输出映射到其他引脚。 我在映射操作期间出现以下错误: 错误:位置:1333 - 具有输入/输出编程的IOB锁定到不支持此类值的存储区1 IO标准:名称= LVDS_25,VREF = NR,VCCO = 2.50,TERM = NONE,DIR = OUTPUT,DRIVE_STR = NR锁定的IOB列表:link1TxPadN_o link1TxPadP_oERROR:Pack:1654 - 时序驱动的放置阶段遇到错误。 我检查了bank1中引脚的电压,看起来是正确的。 所以我不确定是否有可能做到这一点。 有些机构有关于此的明确信息吗? 提前致谢, 丹尼尔 以上来自于谷歌翻译 以下为原文 Hi, I'd like to use a GLK input to transfert some diffenrential data. So I try to connect my OBUFDS ouputs to the dedicated pin of the clock input. It is the only pin witch is connected to SMA connector in the sp601 dev board and I need to use an SMA connected. I don't have realy the choice to map my ouputs to others pins. I have the following error during the mapping operation: ERROR:Place:1333 - Following IOB's that have input/output programming are locked to the bank 1 that does not support such values IO Standard: Name = LVDS_25, VREF = NR, VCCO = 2.50, TERM = NONE, DIR = OUTPUT, DRIVE_STR = NR List of locked IOB's: link1TxPadN_o link1TxPadP_o ERROR:Pack:1654 - The timing-driven placement phase encountered an error. I check the voltage of the pin in the bank1 and it seems correct. So I'am not sure that is possible to do this. Is some body has clearly information about this? Thanks in advance, Daniel |
|
相关推荐
1个回答
|
|
>错误:位置:1333 - 锁定输入/输出编程的IOB之后
>不支持此类价值的银行1 在Spartan-6系列中,LVDS输出仅在Bank 0和Bank 2中可用。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 > ERROR:Place:1333 - Following IOB's that have input/output programming are locked > to the bank 1 that does not support such values In the Spartan-6 family LVDS outputs are only available in Bank 0 and Bank 2. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 19:01 , Processed in 1.264721 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号