斯巴达6未使用的针驱动?

您好
在我们的一个设计中，我们使用与闪存级处理器接口的NAND闪存设备。
在此NAND输出（Rdy / bsy＃）引脚与FPGA（XC6SLX25引脚F3-IO53N）器件和处理器并行。
处理器使用它作为输入引脚来监控状态。在FPGA中，该引脚没有逻辑，因此未在ucf中分配。
我们已经按照freescale的规定对该引脚（Rdy / bsy＃）进行了外部上拉。
现在正常工作时，此引脚应为高电平（3.3V），但约为2V。
因此处理器不会读取此引脚状态（如此高）。
在断开与FPGA连接的线路后，现在Rdy / bsy＃的引脚电压为此引脚为3.3Volts。
和处理器正确地获得状态。
这个未使用的引脚（FPGA）背后的原因是什么。请检查附件中的连接细节。
这可能很简单但很困惑.....请帮助我......
感谢和放大器;
问候
维杰



以下为原文

HI
In one of our designs we are using NAND Flash device interfaced to freescale processor.
In this NAND output (Rdy/bsy#) pin parallely  to FPGA (XC6SLX25 pin F3- IO53N)  device and to the processor.
Processor is using this as input pin to monitor the status.In FPGA this pin has No logic so not assigned in ucf.
We have given external pull up to this pin (Rdy/bsy#) as specified by freescale.

Now in normal operation this pin should be high(3.3Volts) but it is around 2Volts. So processor is not reading this pin status(as high).
After disconnecting the line  which is connected to  FPGA Physically, Now  the pin voltage at Rdy/bsy# this pin is 3.3Volts.
and processor is getting the status correctly.

What is the reason behind this unused pin(FPGA ).Please check the attachment for the connection details.
This maight be simple but confused.....pls help me...

Thanks& Regards
Vijay