[问答]

请问可以使用组合逻辑和serdes选通来获得时序吗？

问答对人有帮助，内容完整，我也想知道答案 0 当从io时钟区域移动到布料时，我对Spartan 6时钟感到有点困惑。假设您有一个200Mhz的外部时钟，该数据流与用于为iserdes2计时的数据流同步......并且您希望在结构中导出一个门控时钟，用于块存储器写入或数据比较等。核心gen使用bufg缓冲来自aBUFIO2_2CLK的clk_div。除了使用更高频率的时钟管理器资源并同步两个频率域之外，是否有一种可接受的方法在结构中使用该bufg用于非时钟输入逻辑？你可以使用组合逻辑和serdes选通来获得时序吗？以上来自于谷歌翻译以下为原文 I'm a bit confused on the Spartan 6 clocking when moving from the io clocking region to the fabric. Say your have a 200Mhz external clock that is synchronus with a data stream being used to clock an iserdes2... and your wanting to derive a gated clock in the fabric for block memory writing or data comparison etc. Core gen uses a bufg to buffer the clk_div from a BUFIO2_2CLK. Is there an acceptable method to use that bufg in the fabric for non clock input logic other than use a higher frequency clock manager resource and syncing the two frequency domains? Can you use combinatorial logic with the serdes strobe to derive timing? 0
2019-6-19 06:38:52　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报李娜相关推荐 • 为什么FPGA可以用来实现组合逻辑电路和时序逻辑电路呢？ 2888 • 谈一谈组合逻辑电路与时序逻辑电路 2783 • 请问gprs模块怎么获得时间实现时间同步 2347 • 请问怎样去设计多输入时序逻辑电路？ 1719 • 如何去实现时序逻辑电路和组合逻辑电路的设计呢 2776 • 请教FPGA中用单个选通信号对大位宽信号做复用选择时是否会影响复选器(MUX)的时序性能？ 5037 • 组合逻辑太多了 1604 • 时序逻辑电路有什么特点？ 2346 • 什么是时序逻辑?时序逻辑由哪几部分构成？ 1215 • 请问可以连接共享相同差分输入的四个ISERDES吗？ 1068 1个回答

答案对人有帮助，有参考价值 0 不确定你的意思，你可以使用BUFIO2通过BUFG分频CLOCK来为结构提供时钟，或者你可以使用PLL产生不同的时钟。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译以下为原文 not sure what you mean here, you can use the divided CLOCK from a BUFIO2 via a BUFG to clock the fabric or you can use a PLL to generate a different clock.------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. -------------------------------------------------------------------------

2019-6-19 06:51:36 评论举报王山崎