完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,大家好,
我对斯巴达6中的帧长有点迷惑。 我知道尺寸取决于设备(LX4,9等),但我无法找到比特长度。 根据文档UG380 p 88,帧长度是I / O的帧长度。 我不知道如何插话。 在其他FPGA的文档中,例如virtex 4,6等,就位而言有长度但不在这里。 谁能帮我? 最好的祝福, 以上来自于谷歌翻译 以下为原文 Hi everyone, I'm a little bit confuse about the Frame Length in Spartan 6. I know that the size depend on the device (LX4,9 etc) but I can't find the length in terms of bits. According to the doc UG380 p 88 the frame length is the frame length of I/O. I don't know how to interprate that. In the documentation of the other fpga like virtex 4,6 etc there is the length in terms of bits but not here. Can anyone help me? Best regards, |
|
相关推荐
2个回答
|
|
帧长度ofCore - CLB等=(16 + 1)* 4 = 65个16位字
BRAM的帧长度= 18位 IOB的帧长度= IOB的数量* 4个16位字 -P 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Frame Length of Core - CLB etc. = (16+1)*4 = 65 16-bit words Frame Length of BRAM = 18 bits Frame Length of IOB = # of IOB * 4 16-bit words -P View solution in original post |
|
|
|
帧长度ofCore - CLB等=(16 + 1)* 4 = 65个16位字
BRAM的帧长度= 18位 IOB的帧长度= IOB的数量* 4个16位字 -P 以上来自于谷歌翻译 以下为原文 Frame Length of Core - CLB etc. = (16+1)*4 = 65 16-bit words Frame Length of BRAM = 18 bits Frame Length of IOB = # of IOB * 4 16-bit words -P |
|
|
|
只有小组成员才能发言,加入小组>>
2338 浏览 7 评论
2758 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2235 浏览 9 评论
3308 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2384 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
696浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
492浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
277浏览 1评论
703浏览 0评论
1897浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-20 02:07 , Processed in 1.228120 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号