完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
1)上面SN65HVS880 时序图，有点不太明白，为什么SOP的第一位IP7在使能信号CE变为低电平时就被传送出去了，而且下面写着inhibit，是不是说IP7是被抑制 掉了，因为我在用一个SN65HVS880调试时发现当我没给并行口数据时，串行口接收到的数据总为0000 0001。 2）给IP7高电平时，数据时加载不到串行口的，其它的6个并行口能加载到，0000 0001中的最低位中的1是不是因为没串接下一个SN65HVS880引起的呢？是不是 一个完整的8位数据时IP6 IP5 IP4 IP3 IP2 IP1 IP0 SIP，而不是IP7 IP6 IP5 IP4 IP3 IP2 IP1 IP0? 3）还有一个问题是SN65HVS880是不是在CLK的上升沿发送数据出去的？ 谢谢。 
0
|
|
相关推荐
6 个讨论
|
|
as819160932 发表于 2019-6-13 10:19 那是不是说资料上的时序图出错了？如果时序图没有错的话IP7是被抑制掉了的。 |
|
|
|
|
|
|
|
as819160932 发表于 2019-6-13 10:51 上面的时序图是我用C2000实际调试时测出来的 —— 红色：CLK 蓝色:CE 黄色：SOP 绿色：LD 上面的时序图基本上是跟文档上的一样的，可以发现当LD 一变为低电平时并行数据立刻被加载，当LD 变回高电平后在CE使能后的CLK第一个 上升沿时IP7已经被传出去了，如果有连接下一个SN65HVS880，IP7应该被加载到下一个SN65HVS880的IP0里。而在CLK的最后一个上升沿接收 到了高电平数据，我想这样 “1” 应该是SIP上接收到的上一个SN65HVS880的 IP7 位的数据。而由于我现在只用了一个SN65HVS880，SIP引脚被 悬空了，被默认为高电平了。 我是这样理解的，不知道对不对。不过如果是这样的，那么我只有一个SN65HVS880时，那 IP7 这个通道不就没用了吗？一个SN65HVS880有 8个并口，但实际上能用到的只有IP0 —— IP6这七个呢？不知道是不是这样的 |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
694 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
605 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1065 浏览 1 评论
757 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
529 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
171浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
133浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
129浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
126浏览 12评论
GD32F303RCT6配置PA4 ADC引脚,将PA2代替key功能，PA2连接时无法实现预期功能，为什么？
64浏览 10评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1174
评论
淘帖
12
992
