[资料]

DDR3布线需要注意以下事项

2019-6-3 08:14:09 1862 DDR3 布线

0 DDR3的设计有着严格等长要求，归结起来分为两类（以64位的DDR3为例）：数据（DQ,DQS,DQM）：组内等长，误差控制在20MIL以内，组间不需要考虑等长；地址、控制、时钟信号：地址、控制信号以时钟作参考，误差控制在100MIL以内，Address、Control与CLK归为一组，因为Address、Control是以CLK的下降沿触发的由DDR控制器输出，DDR颗粒由CLK的上升沿锁存Address、Control总线上的状态，所以需要严格控制CLK与Address/Command、Control之间的时序关系，确保DDR颗粒能够获得足够的建立和保持时间。 0 DDR3布线的那些事.pdf 630 Bytes , 下载次数: 12
举报淘帖0 只看该作者最近下载过的用户(8) 相关推荐 • Gowin DDR3参考设计 699 • 配置DMA前需要注意哪些事项？ 1206 • 开关电源布线有哪些注意事项 1694 • 设计PCB板有哪些需要注意的事项？ 1723 • DDR布线规则与过程——最简单的DDR布线教程 1989 • 请问16位AD转换在PCB布线时需要注意哪些事项？ 2291 • AM3892/DM8168 DDR3 PCB布线的问题，及原理图设计请教 1974 • 请问为什么DSP需要外接DDR3? DDR3和外接Flash有什么区别和联系？ 8425 • DDR3布线的那些事儿 5702 • DDR3布线技巧 7932