完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在我的项目中，有两个Straan3A-DSP FPGA，而这两个FPGA需要相互通信。
由于Spartan3A-DSP没有Rocket I / O，我使用64位（32位发送和32位接收）并行数据通信。但是，时钟和控制数据很难处理。是否有任何相关文件用于多FPGA通信？ 我在Xilinx官方网站上搜索，但一无所获。 以上来自于谷歌翻译 以下为原文 In my project, there are two Spartan3A-DSP FPGA, and these two FPGA need to communicate to each other. Because Spartan3A-DSP doesn't have Rocket I/O, I use 64bit(32bit transmit and 32bit receive) parallel data to communicate.However , the clock and control data is hard to handle.Are there any related documents for multi-FPGAs communicating?I search on the Xilinx official website, but found nothing. 
0
|
|
相关推荐
2个回答
|
|
|
请访问http://www.xilinx.com/products/boards/s3astarter/files/s3ask_lvds.pdf
我认为这适合您的应用。 以上来自于谷歌翻译 以下为原文 Please check the http://www.xilinx.com/products/boards/s3astarter/files/s3ask_lvds.pdf I think this is suitable for your application. |
|
|
|
|
|
fisher8285写道：
在我的项目中，有两个Straan3A-DSP FPGA，而这两个FPGA需要相互通信。 由于Spartan3A-DSP没有Rocket I / O，我使用64位（32位发送和32位接收）并行数据通信。但是，时钟和控制数据很难处理。是否有任何相关文件用于多FPGA通信？ 我在Xilinx官方网站上搜索，但一无所获。 他们应该如何沟通完全取决于应用程序。 由于您没有告诉我们任何应用程序，我们无法推测。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 fisher8285 wrote:How they should communicate is entirely application-dependent. Since you told us nothing of the application, we cannot speculate. ----------------------------Yes, I do this for a living. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3624
评论
淘帖
1106
