完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
喜
我需要vhdl中的代码,这使得FPGA在dac上创建不同的信号...... 像xilinx和picoblaze的例子,但在vhdl(ise)...... 请停下来...... 谢谢你们 以上来自于谷歌翻译 以下为原文 hi, I need a code in vhdl that that makes the fpga create diferent signals on the dac... something like the example from xinlinx with picoblaze but in vhdl ( ise )... please halp me... thank you all |
|
相关推荐
2个回答
|
|
你不是很具体。
以下是一些非常简单的例子...... 稳态低电平 - 向DAC发送0值 稳态高电平 - 向DAC发送(n-1)值 方波 - 向DAC发送交替的0,(n-1)值 三角波 - 使用0到(n-1)的向上/向下计数器为DAC生成值 斜坡或锯齿 - 使用从0到(n-1)的计数器,并将其换行为0,以便为DAC生成值 阶梯 - 与斜坡/锯齿相同,以比单个LSB更大的步长递增计数器 如果您关心失真或频谱纯度,则需要额外关注时钟抖动/频率和边缘整形等细节。 如果您需要复杂或三角波形(例如正弦波),您可以构建函数生成器或使用存储值查找表。 波形发生器,DDS引擎,查找表等有很多很多论文和例子。 成功设计的关键是简洁地定义您的目标,然后将其分解为逐渐变小和更易于管理的组件(在最低级别)可以无比详细地描述和定义。 然后将每个组件转换为逻辑。 - 鲍勃 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 以上来自于谷歌翻译 以下为原文 You aren't very specific. Here are some examples which are pretty straightforward... Steady state low level -- send 0 value to the DAC Steady state high level -- send (n-1) value to the DAC square wave -- send alternating 0, (n-1) values to the DAC triangle wave -- use up/down counter from 0 to (n-1) to generate values to the DAC ramp or sawtooth -- use counter from 0 to (n-1), with wrap to 0, to generate values to the DAC staircase -- same as ramp/sawtooth, with counter incrementing in larger steps than a single LSB If you care about distortion or spectral purity, additional attention to such details as clock jitter/frequency, and edge shaping, will be needed. If you need complex or trigonometric waveforms (e.g. sinewave), you can either build a function generator or use a stored-value lookup table. There are lots and lots of papers and examples for waveform generators, DDS engines, lookup tables, etc. A key to successful design is defining your goal succinctly, and then breaking it down to progressively smaller and more manageable components which (at the lowest level) can be described and defined unamiguously in detail. Then convert each of the components to logic. - Bob SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
您可能还会发现这很有用:
http://www.fpga.synth.net/ 干杯, BT 以上来自于谷歌翻译 以下为原文 You may also find this useful: http://www.fpga.synth.net/ Cheers, bt
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1176浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 19:36 , Processed in 1.414833 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号