完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我想知道在编程完成后是否可以对FPGA进行编程并将其作为USB外设与PC接口? 我搜索过这个但是找不到一个好的解决方案。 FTDI通过使用其芯片提出了一种方法,但它提供的数据速率还不够。 我正在考虑赛普拉斯的USB芯片进行最终设计。 问候, 阿尼尔 以上来自于谷歌翻译 以下为原文 Hi, I wonder if it is possible to both program the FPGA and interface it with the PC as a USB peripheral after programming is finished ? I have searched for this but could not find a good solution. FTDI has proposed a method by using its chip but the data rate it provide is not enough. I am considering the Cypress' USB chip for the final design. Regards, Anil |
|
相关推荐
8个回答
|
|
嗨Anil,
是的,赛普拉斯FX2芯片可以做到。 您可以在此板上查看一个示例: http://www.cesys.biz/epages/61591539.sf/en_GB/?ViewObjectID=313697 有一个很好的综合 Eilert 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi Anil, yes, the Cypress FX2 Chips can do it. You can take a look at on this board as an example: http://www.cesys.biz/epages/61591539.sf/en_GB/?ViewObjectID=313697 Have a nice synthesis Eilert View solution in original post |
|
|
|
嗨Anil,
是的,赛普拉斯FX2芯片可以做到。 您可以在此板上查看一个示例: http://www.cesys.biz/epages/61591539.sf/en_GB/?ViewObjectID=313697 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi Anil, yes, the Cypress FX2 Chips can do it. You can take a look at on this board as an example: http://www.cesys.biz/epages/61591539.sf/en_GB/?ViewObjectID=313697 Have a nice synthesis Eilert |
|
|
|
我同意Eilert的观点,这当然是可能的。
他建议的FX2芯片将为您提供高速带宽。 安富利在Spartan-3A评估套件上使用赛普拉斯PSoC的全速示例 - www.em.avnet.com/spartan3a-evl。 布赖恩 以上来自于谷歌翻译 以下为原文 I agree with Eilert that this certainly is possible. And the FX2 chip that he suggests will give you high-speed bandwidth. Avnet has a full-speed example using the Cypress PSoC on the Spartan-3A Evaluation Kit -- www.em.avnet.com/spartan3a-evl. Bryan |
|
|
|
Anil,你知道u***枚举是由cypress芯片还是用户编写的固件完成的?
以上来自于谷歌翻译 以下为原文 Anil, do you know if the u*** enumeration is done by cypress chip or from user written firmware? |
|
|
|
Hithesh,
我对USB不是很熟悉。 我将在接下来的几个月内阅读所有USB 2.0规范。 为什么我想使用赛普拉斯芯片是我听说他们提供Windows的驱动程序。 我也考虑过飞利浦USB芯片,但他们只提供Linux驱动程序。 问候, 阿尼尔 以上来自于谷歌翻译 以下为原文 Hithesh, I am not very experienced with USB. I will read all the USB 2.0 specs in next few months. Why i want to use Cypress chip is i heard they provide the drivers for windows. I have also considered the Philips USB chip but they only provide linux drivers. Regards, Anil |
|
|
|
hithesh写道:Anil,你知道如果u***枚举是由cypress芯片或用户编写的固件完成的吗?
赛普拉斯部分的固件处理枚举。 -一个 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 hithesh wrote:The firmware in the Cypress part handles enumeration. -a ----------------------------Yes, I do this for a living. |
|
|
|
anilcelebi写道:Hithesh,
我对USB不是很熟悉。 我将在接下来的几个月内阅读所有USB 2.0规范。 为什么我想使用赛普拉斯芯片是我听说他们提供Windows的驱动程序。 我也考虑过飞利浦USB芯片,但他们只提供Linux驱动程序。 问候, 阿尼尔 他们如何提供除通用类驱动程序之外的任何东西? 您很可能需要创建或修改驱动程序来处理您的特定设备。 -一个 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 anilcelebi wrote:How can they provide anything other than generic class drivers? You will most likely need to create or modify a driver to handle your particular device. -a ----------------------------Yes, I do this for a living. |
|
|
|
anilcelebi写道:嗨,
我想知道在编程完成后是否可以对FPGA进行编程并将其作为USB外设与PC接口? 我搜索过这个但是找不到一个好的解决方案。 FTDI通过使用其芯片提出了一种方法,但它提供的数据速率还不够。 我正在考虑赛普拉斯的USB芯片进行最终设计。 取决于您是否需要从主机上传FPGA配置映像,或者它是否存在于可访问USB设备控制器的存储器中(显然不能是FPGA)。 如果是前者,那么在冷启动时,赛普拉斯部分必须枚举为可以接受上传.bit文件并配置FPGA的东西。 然后它必须从USB分离,并重新附加,然后枚举作为其主要功能。 如果是后者,那么在冷启动时,赛普拉斯部分可以在配置FPGA时阻止USB枚举。 一旦FPGA处于活动状态,它就可以连接到总线并进行枚举。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 anilcelebi wrote:Depends on whether you need to upload the FPGA configuration image from the host computer, or if it lives in memory accessable to the USB device controller (which obviously cannot be the FPGA). If the former, then when cold-booting, the Cypress part must enumerate as something that can accept uploads of the .bit file and configure the FPGA. Then it must detach from the USB, and re-attach, and then enumerate as its primary function. If the latter, then when cold-booting, the Cypress part can hold off USB enumeration while it configures the FPGA. Once the FPGA is alive, it can attach to the bus and enumerate. ----------------------------Yes, I do this for a living. |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 09:16 , Processed in 1.458124 second(s), Total 93, Slave 76 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号