完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好，
我想在PC和FPGA之间发送和接收数据。 我有XC2S200E PQ208 FPGA和CY7C68001 u***接口设备（CyPress）。 有没有人有关于这个主题的信息和例子？ 以上来自于谷歌翻译 以下为原文 Hi all, i want to send and receive data between PC and FPGA. I have XC2S200E PQ208 FPGA with CY7C68001 u*** interface device(CyPress). Is there anybody who have information and examples about this topic? 
0
|
|
相关推荐
3个回答
|
|
|
美好的一天！作为一个例子尝试研究，因为卡片交换Xylo-L（http://www.knjn.com/FPGA-FX2.html）实现=> http://www.knjn.com/docs
/ 如果您需要verilog示例 - 请在我的帖子中下载“***рикрепленныефайлы”http://electronix.ru/forum/index.php?showtopic=66&view=findpost&p=667330 消息由parilovda于12-40-2009 02:40 PM编辑 以上来自于谷歌翻译 以下为原文 Good day! As an example try to study, as the exchange in cards Xylo-L ( http://www.knjn.com/FPGA-FX2.html ) is realised => http://www.knjn.com/docs/ if you need verilog examples - download "***рикрепленные файлы" in my post http://electronix.ru/forum/index.php?showtopic=66&view=findpost&p=667330 Message Edited by parilovda on 12-40-2009 02:40 PM |
|
|
|
|
|
|
|
|
|
|
|
你好，我们又见面了，
你有CY7C68001 u***接口的驱动文件吗？ 谢谢您的回答。 问候。 以上来自于谷歌翻译 以下为原文 Hi again, Do you have driver file for CY7C68001 u*** interface?? Thank you for your answer. Regards. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1396
评论
淘帖
994
