完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1099
|
喜
我有个问题， 当我有一个模块有 输入[6：0] Row_in 输出[6：0] Row_out 我把它设置为一个符号，并将这两个连接到一个输入端口， 我通过合成和实施，但在chipcope我找不到模块。 请帮忙告诉我为什么会这样， 非常感谢 以上来自于谷歌翻译 以下为原文 hi, i have a problem, when i have a module which has input [6:0]Row_in output [6:0] Row_out i set it to be a symbol, and connect this two together to a inout port, i pass the synthesis and implement, but in the chipscope i cant find the module. please help to tell me why this happen, thanks a lot 
0
|
|
相关推荐
2个回答
|
|
|
你好，
您不能使用Chipscope的双向端口。 看看下面的链接。 http://www.xilinx.com/support/answers/23631.htm 干杯， 新年快乐。 以上来自于谷歌翻译 以下为原文 Hi There, You cannot use a bidirectional port with Chipscope. Have a look at the link below. http://www.xilinx.com/support/answers/23631.htm Cheers, Happy new year. |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
901
