完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,我叫Joaquín。
有人知道,我可以在matlab / Simulink中使用System Generator创建一个双向(inout)端口。 我正在尝试为Xilinx的外部存储器创建一个接口(接口LIFO,FIFO和CIRCULAR)。 和数据端口一样,我需要itbidirectional(inout)来写入和读取内存的数据。如果有人可以帮助我,我会非常感激。非常感谢,Joaquín 以上来自于谷歌翻译 以下为原文 Hello, my name is Joaquín. Someone Knows, how I can create a birectional(inout) port in Matlab/Simulink with System Generator. Í am trying to create an interface for external memories of Xilinx (Interface LIFO, FIFO and CIRCULAR). And the data port, I need It to be bidirectional(inout) to write and read data of the memory. If someone can help me, I would be very grateful. Thank you very much, Joaquín |
|
相关推荐
1个回答
|
|
嗨Joaquin,
请不要在多个板上发布相同的线程。 尝试并选择最合适的电路板,如果需要,管理员将移动它。 欢迎来到Xilinx论坛,祝您好运! 这是您的活动主题的链接: http://forums.xilinx.com/xlnx/board/message?board.id=DSPTOOL&thread.id=752 消息由chadn编辑于06-20-2008 02:50 PM 以上来自于谷歌翻译 以下为原文 Hi Joaquin, Please do not post the same thread in multiple boards. Try and choose the most appropriate board and the admins will move it if need be. Welcome to Xilinx Forums and good luck with your design! Here is a link to your active thread: http://forums.xilinx.com/xlnx/board/message?board.id=DSPTOOL&thread.id=752 Message Edited by chadn on 06-20-2008 02:50 PM |
|
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1259浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 02:24 , Processed in 1.534926 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号