完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
第一板:
使用XCS700A - 只有链中的设备才是FPGA。 - 制造完成后,jtag无法初始化链条。 - 使用示波器,TDO没有信号切换。 - 初始化运行时,找到30个未知设备。 第二板: 再次使用XCS700A, - 仅填充JTAG组件(标头,各种电阻器/电容器)。 - 初始化链,正常工作,并且可以编程fpga。 - 填充CPLD,以及fpga的一些去耦电容。 链现在是FPGA - > CPLD。 - FPGA的TDO上没有信号切换。 - 当将TDI从jtag标题连接到CPLD的TDI(FPGA的TDO)时,信号不再切换。 FPGA的TDO正在被拉低。 电路中没有任何内容,它是从FPGA到CPLD的直接连接。 唯一改变的是添加的去耦电容和CPLD。 我假设有焊接热量或esd。 但我不想在制造业做任何假设。 是否有任何配置设置可以降低FPGA的TDO? 或任何其他解释? 提前致谢, snaeth 以上来自于谷歌翻译 以下为原文 First board: Using XCS700A - Only device in chain is the fpga. - After manufacture, jtag cannot initialize chain. - Using oscilloscope, there is no signal toggling of TDO. - 30 unknown devices are found, when initialization runs. Second board: Using XCS700A again, - Only JTAG components are populated, (header, various resistors/capacitors). - Initialize chain, works correctly, and the fpga can be programmed. - Populated CPLD, and some decoupling capacitors for fpga. Chain is now FPGA -> CPLD. - There is no signal toggle on TDO of the FPGA. - When connecting TDI from jtag header, to TDI of the CPLD,(TDO of FPGA), the signal no longer toggles. TDO of the FPGA is being pulled down. There is nothing in the circuit, it is a direct connection from the FPGA to the CPLD. The only thing that changed is the decoupling capacitors added, and the CPLD. I am assuming there is either heat dmg from the soldering, or esd. But I dont want to make any assumptions in manufacturing. Is there any configuration setting that pulls TDO of the FPGA down? or any other explanation? Thanks in advance, snaeth |
|
相关推荐
2个回答
|
|
更新:
- 去掉了去耦电容。 将CPLD的TDI与FPGA的TDO断开连接。 - 当尝试初始化链时,FPGA的TDO不会切换。 - 外部将FPGA的TDO连接到VCCaux,在这种情况下为3.3V,带有一个电阻。 信号仍然被拉低。 不用找了。 - 任何电力架都没有短路。 任何帮助是极大的赞赏, snaeth 以上来自于谷歌翻译 以下为原文 Update: - Had the decoupling capacitors removed. Disconnected the CPLD's TDI from the FPGA's TDO. - TDO of the FPGA does not toggle when, trying to initialize chain. - Externally tied TDO of the FPGA to VCCaux, in this case 3.3V, with a resistor. Signal still pulled down. No Change. - There is no short to any of the power planes. Any help is greatly appreciated, snaeth |
|
|
|
使用的外部上拉电阻为1 k欧姆。
由代表告诉我,内部阻抗可以达到15欧姆。 将TDO连接到VCCaux,3.3V,带有10欧姆电阻。 TDO的电压为1.35 V,VCC的电压为2.7V(电源是限流的)。 FPGA通过FPGA内部的10欧姆连接激活驱动TDO引脚接地。 建议? 以上来自于谷歌翻译 以下为原文 The external pull up used was 1 k ohm. Told by rep, that the internal resistence works out to 15 ohms. Tied TDO to the VCCaux, 3.3V, with a 10 ohm resistor. Voltage at TDO was 1.35 V, with 2.7V at VCCaux, (power supply was current limiting). The FPGA is activily driving the TDO pin to ground via a 10 ohm connection internal to the FPGA. Suggestions? |
|
|
|
只有小组成员才能发言,加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1075浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
579浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
438浏览 1评论
2000浏览 0评论
723浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-20 00:42 , Processed in 1.262289 second(s), Total 48, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号