[资料]

Active-HDL9.1下载

2019-5-5 11:36:50 2844 Active

0 　　Active-HDL是集成VHDL，Verilog，EDIF，System C开发环境。它由设计工具，VHDl&Verilog编译器，单仿真内核，调试工具，图形仿真和资源、库等管理工具，可让用户运行仿真，综合，实现，以及第三方工具。　　Aldec公司所提供的高阶FPGA及ASIC设计和验证环境—Active-HDL，能够协助工程人员进行电信、军事，或者消费性电子等应用的硬体实现。　　Active-HDL能够和业界标准相容，如IEEE、ISO、IEC及其它标准等，它为您的设计提供了极广的覆盖率及支援。其它强大的功能和工具，如程式码覆盖率分析（Code Coverage Analysis），图表编辑器，和状态图表编辑器，都能协助您以非平行的方式检视您的设计元素。　　Active-HDL具备除错工具，能支援Soft或Hard IP Core元件；其它的特色如图形化使用介面、程式语法、或混合模式开发都能加快您的设计速度。点击下载 0
举报淘帖0 只看该作者相关推荐 • 求助，使用active_hdl 仿真xilinx IP，遇到问题 15980 • 求教：Aldec Active HDL 9.1在运行仿真时出现报错Kernel process initialization failed. 3803 • DSP Builder V9.1软件下载 9197 • Active-HDL8.1软件下载 1708 • Active-HDL9.2基础教程 2999 • pspice中文版v9.1仿真软件下载 5548 • Active-HDL快速入门 1163 • Active HDL 9.1 中为何添加不了：非端口信号 4766 • Lattice Diamond用Active-HDL实现仿真教程(原创) 6377 • 求active-HDL 1899 2条评论发表评论只看该作者