完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
是否有任何教程视频展示了如何将C ++程序与FPGA上的资源合并(Zynq 702)?
例如,像C ++程序一样简单的东西,向加法器或乘法器发送2个数字。 非常感谢 杰里米 以上来自于谷歌翻译 以下为原文 Are there any tutorial videos that shows how to merge C++ program with resources on the FPGA ( Zynq 702)? For example, something as simple as a C++ program sending 2 numbers to an adder or multiplier . thanks a lot Jeremy |
|
相关推荐
5个回答
|
|
HI @ snowman777,
不确定你想要做什么,但你可能想看看HLS教程(将C ++代码转换为RTL)。 如果您正在寻找它,请告诉我。 如果没有,请提供更多细节 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复,kudo,并接受作为解决方案。 以上来自于谷歌翻译 以下为原文 HI @snowman777, Not sure exactly about what you want to do but you might want to look at tutorial on HLS (which convert C++ code into RTL). Let me know if it is what you are looking for. If not, please give more detail Florent Product Application Engineer - Xilinx Technical Support EMEA ------------------------------------------------------------------------------------------------------------------------ Don't forget to reply, kudo, and accept as solution. |
|
|
|
非常感谢,
那么HLS是一个可以扫描C ++程序并将其转化为VHDL的软件吗? 我对此肯定很好奇。 最初我的问题是,如果有一个教程如何开始让你的C ++程序访问虚拟硬件。 我目前要做的是让我的C ++程序在板上访问FFT来运行计算。 非常感谢 杰里米 以上来自于谷歌翻译 以下为原文 Thanks a lot, so HLS is a software that scans the C++ program and turns anything it could into VHDL ? I am definitely curious about this . originally my questions was if there was a tutorial how to start having your C++ program access the virtual hardware. What I am currently trying to do is have my C++ program access FFT on the board to run computations. thanks a lot Jeremy |
|
|
|
嗨@ snowman777,
对于HTL,您可以从C ++生成VHDL。 我认为您需要使用的是AXI GPIO IP(参见PG144)。 然后,您可以将C ++中的值修改为AXI GPIO IP寄存器,并将其“转换”为PL中的物理值。 有关教程,您可以查看UG1165的第3章作为起点。 希望有所帮助, FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复,kudo,并接受作为解决方案。 以上来自于谷歌翻译 以下为原文 Hi @snowman777, Yes with HTL you can generae VHDL from C++. I think what you need to use in your case is the AXI GPIO IP (see PG144). You can then right values in C++ to the AXI GPIO IP registers and this will be "converted" to physical values in the PL. For a tutorial, you can check the chapter 3 of UG1165 as a starting point. Hope that helps, Florent Product Application Engineer - Xilinx Technical Support EMEA ------------------------------------------------------------------------------------------------------------------------ Don't forget to reply, kudo, and accept as solution. |
|
|
|
非常感谢FlorentW,
它是否能够获取整个程序并生成可以进入VHDL的位置? 我想采取一个正常运行的C ++程序在板上运行它然后转换它。 再用VHDL的部分再次运行? 非常感谢 方面的问题是,我有困难在板上运行我的C ++应用程序,错误后出错,是否有我们可以获得支持的实时资源。 类似于webex的东西,允许支持看到环境等..? 非常感谢 以上来自于谷歌翻译 以下为原文 Thanks a lot FlorentW, is it able to take an entire program and generate where it can into VHDL ? i guess take a regular running C++ program run it on the board and then convert it. then run again with the portions of VHDL ? Thanks a lot side question would be, i am having diffculty running my C++ application on the board with error after error, is there a live resource we can have for support if requested. something like a webex that allows the support to see environment etc.. ? Thanks a lot |
|
|
|
嗨@ snowman777,
HLS将完整的C ++代码转换为VHDL / Verilog。 你需要做的只是SDSoC的一部分(这个工具允许你识别你可以在硬件上运行的部分)。 对于另一个问题: 不,没有现场支持。 您需要在论坛上发布您的问题。 问候, FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复,kudo,并接受作为解决方案。 以上来自于谷歌翻译 以下为原文 Hi @snowman777, HLS convert the full C++ code to VHDL/Verilog. It you need to do only some part it would be SDSoC (this tools allow you to indentify part you can run on the HW). For the other question: No, there is no live support. You need to post your questions on the forums. regards, Florent Product Application Engineer - Xilinx Technical Support EMEA ------------------------------------------------------------------------------------------------------------------------ Don't forget to reply, kudo, and accept as solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1139浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 11:46 , Processed in 1.282518 second(s), Total 85, Slave 69 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号