完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在设计一个流水线递归加法器树。
该设计适用于2个输入数的功率,但在达到奇数个输入时似乎失败。 结构没问题,但是比特数关闭,这导致运行模拟时的不确定状态。 请看一下。 加布里埃尔 adder_r1.sv 4 KB 以上来自于谷歌翻译 以下为原文 I am designing a pipelined recursive adder tree. The design works for fine for a power of 2 number of inputs but seems to fail when it reaches an odd number of inputs. The structure is okay but the number of bits is off which results in indeterminate state when running a simulation. please take a look. Gabriel adder_r1.sv 4 KB |
|
相关推荐
1个回答
|
|
假设您使用的是双输入加法器。您需要设计加法器树,以便为输入或中间总和添加转发阶段,这些阶段不会得到好友;-)。
假设您有3个输入,您必须添加前两个,注册输出,并注册3输入,然后可以与第一个加法器的输出配对。您需要设计树,以便所有输入和中间总和得到流水线 通过相同的延迟等于他们的对。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 assuming you are using two-input adders. you need to design your adder tree to add forwarding stages for inputs or intermediate sums which don't get a buddy ;-). Suppose you have 3 inputs, you have to add the first two, register the output, and register the 3 input which can then pair with the output of the first adder. You need to design your tree so that all inputs and intermediate sums get pipelined by the same latency equal to their pair.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1964浏览 0评论
683浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 12:08 , Processed in 1.382459 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号