[问答]

verilog中regs的动态索引怎么处理

2457 Verilog

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我有一个关于以下代码片段的问题 - imy模块在进行端口映射时将indatawidth和inchannelwidth作为参数。和temp_val，temp_data是宽度的reg，具体取决于参数。我按以下方式为regs分配值 - if（inchannelwidth inchannelwidth。即使存在if条件，模拟器仍会编译代码并输出错误。错误消息表示reg索引被反转。（因为现在inchannelwidth> indatawidht）。所以我的问题是 - 在处理这样的动态参数时，编写代码/逻辑的最佳编码实践是什么，以便这样的模拟器/编译器不会因不同的参数条件而出错。让我知道...... ž。以上来自于谷歌翻译以下为原文 hi, i had a question regarding the the following code snippet - imy module takes indatawidth and inchannelwidth as parameters while portmapping. and temp_val, temp_data are regs of width depending on the parameters. i assign values to the regs as follows - if (inchannelwidth < indatawidht - 4) temp_val[indatawidth-1:inchannelwidth] <= temp_data[indatawidht-1:inchannelwidth]; the above snippet works if the inchannelwidth < indatawidth. HOWEVER, the above logic fails (while compiling in modelsim), if the inchannelwidth > inchannelwidth. even though there is the if condition, the simulator still compiles the code and errors out. error message says the reg indexes are reversed. (because now inchannelwidth > indatawidht). so my question is - while dealing with such dynamic parameters, what is the best coding practice to write code/logic so that such the simulators/compilers dont error for different parameter conditions. do let me know ... z. 0
2019-4-24 12:28:30　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报李昕萌相关推荐 • TI C2000 F28069 EQEP收到索引事件后位置计数器不复位 21399 • Regs[0]指的是堆栈中的R0？还是其它？ 554 • 如何在Verilog中读取语音文件？ 1465 • 如何利用二步索引算法改进字符索引结构的OSD电路？ 1479 • TDMS文件中有四路数据，为什么（波形图表A）中只显示一条曲线，索引数组后也只有一条曲线？ 3542 • DAQ采集到的数据采用公式节点实时处理 3045 • labview中如何索引数组中的每个元素？ 5130 • 如何去实现二步索引法OSD电路？ 1155 • TDMS有四路数据，为什么（波形图表A）中只显示一条曲线，索引数组后也只有一条曲线？ 3956 • 如何将ADC的结果放在Verilog组件中 3497 1个回答

答案对人有帮助，有参考价值 0 进一步的建议。使用参数对模块进行编码时，请在标题中记录参数的可接受范围。即模块小发明＃（参数FOO = 32，//最小1，无最大值参数BAR = 3，//最小0，最大3 参数BAZ = 64 //目前仅支持64个参数QUX = 16 //最小8，仅为2的幂）（）; 您的模块只能在一个配置中使用，但至少通过思考可接受参数的范围，它将有助于您对逻辑进行编码。这个记录的范围将受到下一个人的极大赞赏。（通常情况下，下一个人是我自己的某个时候......）问候，标记以上来自于谷歌翻译以下为原文 Some further suggestions. When coding your module with parameters, please DOCUMENT the acceptable range for you parameter in the header. i.e. module gizmo#( parameter FOO = 32, // Min 1, no max parameter BAR = 3, // Min 0, Max 3 parameter BAZ = 64 // Only 64 currently supported parameter QUX = 16 // Min 8, powers of two only)(); Your module may only be used in one configuration, but by at least THINKING about the range of acceptable parameters, it'll help how you code the logic. And this documented range will be greatly appreciated by the next person. (More often than not, that next person is myself sometime down the road...) Regards, Mark

2019-4-24 13:06:15 评论举报陈秀珍