完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
用流水线技术设计相位累加器,时序上可以工作在更高工作频率,但需要n个周期才能到达反馈(假设是n级流水线),也就是说实际相位输出频率是clk/n ,还是没有提高采样频率不是吗,怎么改进呢
|
|
相关推荐
1个回答
|
|
|
|
只有小组成员才能发言,加入小组>>
2896 浏览 3 评论
27700 浏览 2 评论
3474 浏览 2 评论
3984 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计
2333 浏览 3 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 09:26 , Processed in 0.624661 second(s), Total 77, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号