发 帖  
[问答]

基于 DDS 原理,应用 FPGA 开发 信号发生器

1507 DDS
2020-10-13 16:21:42   评论 分享淘帖 邀请回答 举报
3个回答
2020-10-13 16:21:43 3 评论

举报

3 条评论
  • 2020-10-15 17:01

    基本原理是比较容易理解的。低频实现没有问题。主要是高频端。
    加入内部时钟为100MHz(也就是采样率100MSa/s),根据采样定理,可以输出50MHz的信号,这没有问题。 问题是这 50MHz的信号不是正弦波呀。
    是通过外部的低通滤波器做到的?

    卿小小_9e6 回复 聚露123: 2020-10-15 17:44

    DDS输出的是一个个方波构成的“伪正弦波”,外部电路需要搭配低通/高通/带通滤波电路对波形进行积分,使其成为正弦波。
    加入的时钟是参考时钟,进入芯片后,芯片内部有PLL对参考时钟进行相位调整和频率调整。调整参数需要由CPU对DDS进行配置。调整后PLL输出频率可能高达上GHz。
    低端的DAC芯片内部有简单的PLL,PLL输出频率一般是几百MHz不等。
    //------
    你说的100MHz是参考时钟,不是DA转换的内部时钟/工作时钟。

    卿小小_9e6 回复 聚露123: 2020-10-15 17:46

    最简单的理解方式是你搜索一个DDS芯片,看看它的内部结构框图就明白了。至于整数分频/小数分频这些就不展开了,看手册都能看到。

    我参考的ADI公司的ADF5355做的上述回答。

2020-10-13 18:12:56 评论

举报

2020-10-15 19:58:05 评论

举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表