完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，xilinx工程师
2位文件可以一起下载到FPGA吗？ 这样做的目的是使用FMC板上的GTX。我希望将KC705的晶振时钟映射为FMC子板的refclk。所以我有2位文件：一个是IBERT，另一个是用于映射的 水晶clockout。有可能吗？ 以上来自于谷歌翻译 以下为原文 hello ,xilinx engineers Can 2 bit files be downloaded to FPGA once together? The purpose of that is to test the GTX with FMC board in IBERT.I hope to map the crystal clock of KC705 out as the refclk for the FMC daughter board.So I have 2 bit files:one is IBERT and another is the one used to map the crystal clock out.Is it possible? 
0
|
|
相关推荐
3个回答
|
|
|
@fpgafantasyNo，你不能这样做。
您可能必须考虑单个项目的组合。 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 @fpgafantasy No, you cannot do this. You may have to consider single project combined of these. -Pratham ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ----------------------------------------------------------------------------------------------View solution in original post |
|
|
|
|
|
不可以。一次编程两个位文件是不可能的。
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 No. It is not possible to program two bit files at a time.------------------------------------------------------------------------------ Don't forget to reply, give kudo and accept as solution ------------------------------------------------------------------------------ |
|
|
|
|
|
@fpgafantasyNo，你不能这样做。
您可能必须考虑单个项目的组合。 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- 以上来自于谷歌翻译 以下为原文 @fpgafantasy No, you cannot do this. You may have to consider single project combined of these. -Pratham ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
729浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
335浏览 1评论
739浏览 0评论
1934浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1055
评论
淘帖
2127
