完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好!
我正在使用Aurora 64/66示例设计项目(4个通道),每个clk发送8帧。 当使用我的Vivado调试工具从我的K7开发板获取RX数据时,在最后一帧(如34fd12ab7ac9f7e00000000000000000000 ...)(256位)中丢失了一些位。其他7帧进展顺利。 然后我检查TX中的tx_tkeep(32位)和rx_tkeep(32位),它们都是0xFFFFFFFF,这意味着所有字节都应该保留。 但结果似乎不对。 我希望其他人能解决类似问题...... 以上来自于谷歌翻译 以下为原文 Hello! I'm using the Aurora 64/66 example design project (4 lanes), and send 8 frames per clk. When using my Vivado debug tool to get the RX data from my K7 dev board, some bits was miss in the last frame(like 34fd12ab7ac9f7e00000000000000000000...)(256bits).The other 7 frames goes well. Then I check the tx_tkeep(32bits) in TX and rx_tkeep(32bits), They are both 0xFFFFFFFF, which means all bytes should be keep. But the result dosen't seem right. And I'm hoping someone else has expereinced simular issues... |
|
相关推荐
3个回答
|
|
如果您可以在模拟中重现此行为,请提供模拟日志,其中包含捕获的所有极光信号。
-------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 If you can reproduce this behavior in simulation, please provide simulation log with all aurora signals captured.------------------------------------------------------------------------------ Don't forget to reply, give kudo and accept as solution ------------------------------------------------------------------------------ |
|
|
|
对于我发布的问题。
看来我错了什么。 极光64/66使用axi来传输数据。 在exp设计中,使用AXI模块将其转换为帧转换。 EOF,最后,有效或准备好的签名非常重要。 当检测到来自TX的数据并且{ready signal}被置为无效时,应该生成数据以去除无效的datalike34fd12ab7ac9f7e00000000000000000000 ...这不是最后一帧。 帧的真实结束在无效帧之前。 但我仍然想知道为什么这样的无效帧的行为类似于this34fd12ab7ac9f7e00000000000000000000,但不是全零,前一帧(也就是最后一帧)的全部或相同。 :( 以上来自于谷歌翻译 以下为原文 For the issue I posted. It seems that I mistake something. The aurora 64/66 use axi to transimit data. In the exp design, this has beem converted to frame transimition by using the AXI module. The EOF, last, valid, or ready signl are really important. When detected the data from TX with {ready signal} disasserted, the data should be produced to get rid of the invalid data like 34fd12ab7ac9f7e00000000000000000000... This is not the last frame. The real end of the frame was ahead of the invalid frame. But I still wonder why such invalid frame acts like this 34fd12ab7ac9f7e00000000000000000000, but not all-zero, all-one or the same of the previous frame(aka, the last frame). :( |
|
|
|
请分享模拟日志以了解IP内部信号方面的观察结果。
-------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 Please share the simulation log to understand the observations in terms of IP internal signals.------------------------------------------------------------------------------ Don't forget to reply, give kudo and accept as solution ------------------------------------------------------------------------------ |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1313浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
456浏览 1评论
2011浏览 0评论
737浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 20:52 , Processed in 1.414926 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号