完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我希望能够从PL端写入ZYNQ的DDR内存。 异步数据写入FIFO然后在某些时候（当FIFO中有足够的数据时）使用DMA将其传输到Zynq的DDR.Any帮助表示赞赏。 问候，弗雷德 以上来自于谷歌翻译 以下为原文 Hello, I would like to be able write to the ZYNQ's DDR memory from the PL side. The asynchronous data to be written in a FIFO and then at some point (when there is enough data in the FIFO) using DMA to transfer it to Zynq's DDR. Any help is appreciated. Regards, Fred 
0
|
|
相关推荐
3个回答
|
|
|
在zynq上写入ddr就像在ps / pl边界上的某个从端口生成axi事务一样简单。
最简单的配置可能是带有s2mm接口的数据转换器，其中fifo连接到流端，mm端连接到从ps端口。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 Writing to ddr on zynq is as easy as generating axi transactions to one of the slave ports on the ps/pl boundary. The easiest configuration is probably a datamover with s2mm interface where the fifo is connected to the stream side and mm side is connected to the slave ps port.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
|
|
你好@ muzaffer，
有什么例子我可以看看吗？ 问候，弗雷德 以上来自于谷歌翻译 以下为原文 hello @muzaffer, Is there any examples that I can take a look? Regards, Fred |
|
|
|
|
|
任何人都可以进一步解释如何从PL端向ZYNQ的DDR内存写入数据吗？
涉及哪个IP？ 共享框图将是很好的。要求是当FIFO接近tofull时，需要在ZedBoard上将数据转移到DDR。 以上来自于谷歌翻译 以下为原文 Could anyone explain bit further that how to write data to the ZYNQ's DDR memory from the PL side ? Which IP to involve ? Sharing block diagram would be great. The requirement is when the FIFO is near to full the data need to be transfered to DDR on ZedBoard. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2426 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
750浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
536浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
359浏览 1评论
753浏览 0评论
1955浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4313
评论
淘帖
2111
