完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
|
|
相关推荐
15个回答
|
|
|
|
|
|
|
|
|
现在P4_0 IO口给高MMBT2222打开后，SPI1不能拉低
|
|
|
|
|
|
去掉两个管子中间的那个10K电阻就可以了
|
|
|
|
|
|
MOS管导通后，会造成栅源控制电压消失，器件自身会反复断开和导通，是这种设计思想吗？
|
|
|
|
|
|
现在SPI1_MOSI是PMOS输入有3.3V 。 我想实现NPN三极管IO口高电平导通，PMOS G极低电平导通，SPI1_MOSI拉低，现在这个电路拉不低
|
|
|
|
|
|
SPI1_MOSI应该为源端输入，off-page方向有问题。查看AO3423 Pmos的导通VGS为多少，测量一下。看这电路感觉当Q4导通后，G端电压分压了S端，确定是否能满足导通条件吧。
|
|
|
|
|
|
|
|
|
2019-4-2 09:38:46
评论
|
|
|
|
|
|
|
|
|
我之前说的逻辑是没问题的，我刚下了个AO3423的资料看了一下，这个管子的VGS是8V，你这电路高电平只有3.3V，低电平为0V，压差达不到管子的开启条件，你重新选个管子试试，要开启电压小点的。
|
|
|
|
|
|
|
|
|
|
|
|
P4_0是单片机给高，NPN导通，PMOS G极变低，我想实现PMOS输入脚拉低
|
|
|
|
|
|
|
|
|
|
|
|
楼主的图在于虽然PMOS在NPN三极管导通情况下，G极被拉低实现了VGS<0，满足PMOS导通的条件；但一旦PMOS导通，S极会被拉到D极电位（也即拉低），此时VGS约为0，不满足PMOS导通条件，又关断了
|
|
|
|
|
|
首先这个电路如果用作电源的开关电路是没有问题的；但是看到你接的是信号的开关，这个直接用NMOS可以把信号拉低，三极管啥的都不需要，顶多在NMOS的G那里接个限流的电阻；
|
|
|
|
|
|
MOS反了没有？是可以的
|
|
|
2019-6-1 18:01:59
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
为什么在充电过程中HY2213-BB3A会特别特别烫，这应该如何解决？
2194 浏览 0 评论
在实际网关设计中，如何利用电容的高纹波电流能力进行热管理优化？
1440 浏览 1 评论
4668 浏览 0 评论
1557 浏览 0 评论
3005 浏览 2 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
14963
淘帖
2150
