完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好,
我有一个斯巴达3an板,使用jtag引脚和平台电缆编程。 在那个中,即使模式引脚设置为111(从串行),它也可以通过平台电缆进行编程。 JTAG中是否有任何特殊指令覆盖模式引脚? 请让我知道我应该阅读的任何具体材料。 以上来自于谷歌翻译 以下为原文 Hi every one, I have a spartan 3an board which is programmed using jtag pins with a platform cable. In that one even though the mode pins are set to 111(slave serial), It is getting programmed through platform cable. Is there any special instruction in JTAG that overrides the mode pins?? please let me know any specific material I should read. |
|
相关推荐
2个回答
|
|
检查ug332,第9章第一段
http://www.xilinx.com/support/documentation/user_guides/ug332.pdf --Krishna 以上来自于谷歌翻译 以下为原文 check ug332, first paragraph of chapter 9 http://www.xilinx.com/support/documentation/user_guides/ug332.pdf --Krishna |
|
|
|
---这怎么可能......是一个特殊指令(来自冲击或JTAG)或硬件是否对此负责....是我的问题?
没有特别说明。 这是默认的。 每当JTAG端口连接适当的工具& 然后,无论模式引脚设置如何,JTAG模式都会过载。 - 我确实需要JTAG。 但我们如何在JTAG中忽略模式引脚.. 当我们使用JTAG模式时,这些模式引脚何时起作用。 如果连接的主机PC - IMPACT工具-JTAG没有尝试通过JTAG模式配置FPGA,则模式引脚很重要。在这种情况下,将根据模式引脚设置选择配置模式(上电后)。 如果没有主机PC - IMPACT工具 - JTAG连接(独立单元),则在上电/复位后,FPGA按照模式引脚设置模式进行配置。 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 以上来自于谷歌翻译 以下为原文 --- How is this possible .... Is a special instruction(from impact or JTAG) or hardware is responsible for this.... is my question? There is no special instruction. It is default. Whenever JTAG port connected with proper tools & drivers then JTAG mode is over ride irrespective of mode pins setting. --I do need JTAG. but How can we neglect Mode Pins.. in JTAG. When does these Mode pins matter when we use JTAG mode. If connected host PC - IMPACT tools-JTAG are not trying to configure the FPGA through JTAG mode then Mode pins matters. In that case the configuration mode will be selected (after power ON) as per mode pins settings. If there is no host PC - IMPACT tools-JTAG connected (Standalone unit), then after power-ON/Reset FPGA configures as per mode pins setting mode. ________________________________________________ Please mark this post as an "Accept as solution" in case if it helped to resolve your query. So that it will help to other forum users to directly refer to the answer. Give kudos to this post in case if you think the information is useful and reply oriented. |
|
|
|
只有小组成员才能发言,加入小组>>
2178 浏览 7 评论
2615 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2084 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2207 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
445浏览 1评论
1539浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2183浏览 0评论
515浏览 0评论
1657浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-9 12:38 , Processed in 0.973237 second(s), Total 47, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号