完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我们在项目中使用VIRTEX 6。
以下框图显示了它在电路板中的连接方式。 我们正在使用chipcope来开发接口,对于某些接口,chipcope工作正常。 对于其他接口,它将无法工作, 对于GTX链接,我们使用的是SGMII协议,这里的chipcope工作正常,对于POWER PC,我们使用的是GMII协议,这里的chipcope工作正常但是对于DSP接口,我们在这里使用EMIF-B接口,chipcope是 不工作 对于SGMII接口,我们使用chipcope时钟作为GTX输出(125MHz是时钟频率)。 在这里,我们使用硬TEMAC核心。 对于GMII接口,我们使用时钟作为GTX输出(125MHz是时钟频率)。 在这里,我们使用硬TEMAC核心。 对于EMIF-B接口,我们使用100MHz的系统时钟,使用DCM将其乘以125MHz。 EMIF-B也使用EMIF-B时钟以125MHz发送数据。 在没有任何触发条件的情况下,chipcope应该刷新屏幕,它发生在上面两个(SGMII,GMII)中,但在EMIF-B情况下它没有发生。 请帮忙。 以上来自于谷歌翻译 以下为原文 We are using the VIRTEX 6 in our project. The following block diagram shows the way it was connected in the board. We are using chipscope for developing the interfaces, for some interfaces chipscope works fine. For other interfaces it will not work, For GTX links we are using the SGMII protocol , here the chipscope is working fine , for the POWER PC we are using the GMII protocol here also the chipscope works fine but for the DSP interface we are using the EMIF-B interface here the chipscope is not working. For SGMII interface we are using the chipscope clock as the GTX out (125MHz is the clock frequency). Here we are using the hard TEMAC core. For GMII interface we are using the clock as the GTX out(125MHz is the clock frequency). Here we are using the hard TEMAC core. For EMIF-B interface we are using the system clock of 100MHz which is multiplied to 125MHz using the DCM. The EMIF-B is also sending the data at the 125MHz using the EMIF-B clock. Without any trigger condition the chipscope should refresh screen it is happening in the above two (SGMII,GMII) but in the EMIF-B case it is not happening. Please help. |
|
相关推荐
3个回答
|
|
通常你只需要一个好的时钟来从ChipScope获得一个缓冲区。
检查状态栏以查看是否有“慢速或停止时钟”等消息。 交替地将时钟运行到引脚或使用它来闪烁LED以确保它正在运行。 - Gabor 以上来自于谷歌翻译 以下为原文 Normally you should only need a good clock to get a buffer from ChipScope. Check the status bar to see if there is a message like "slow or stopped clock." Alternately run the clock to a pin or use it to flash a LED to make sure it's running. -- Gabor |
|
|
|
我们正在另一个FPGA引脚上写入时钟,我们正在监控它,时钟方面没有问题,我可以监控引脚上的芯片时钟,而我正在运行芯片内窥镜吗?
以上来自于谷歌翻译 以下为原文 We are writing the clock on another FPGA pin and we are monitoring it, there is no problem on the clock side, can i monitor the chipscope clock on the pin, while i am running the chipscope? |
|
|
|
我们使用100MHz LVDS时钟作为系统时钟,我们将系统时钟连接到引脚D24和E24(即SRCC引脚)上的FPGA。
我们使用DCM在内部生成时钟,其中一个时钟是码片时钟。 这个芯片示波器时钟没有正确运行芯片内窥镜时钟,在芯片上会显示“慢速运行时钟或没有时钟”。 如果我们将系统时钟连接到全局时钟引脚,那么我的芯片范围时钟运行正常吗? 如果是这样,在下一个布局中,我会将系统时钟更改为某些全局时钟引脚。 请回复。 以上来自于谷歌翻译 以下为原文 We are using the 100MHz LVDS clock as the system clock, we are connecting the system clock to the FPGA on the pins D24 and E24 which are SRCC pins. We are using a DCM for generating the clocks internally, one clock among them is the chipscope clock. This chip scope clock is not running the chipscope clock properly, "slow running clock or no clock will be displayed" on the chipscope. If we have connected the system clock to the Global clock pins then my chip scope clock would be running fine? if so in the next layout i will change the system clock to some global clock pins. Please reply. |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 07:54 , Processed in 1.352444 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号