完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好...
我正在寻找对数函数的FPGA实现。 大多数论文建议基于LUT或LUT和插值相结合。 这些方法最多可提供20位的精度。 实际上我要求双精度,所以这个精度很差。 然后我通过xiliix的IP记录获得了douoble精度,它提供了近53位的精度。 在这里,我没有得到xilinx正在使用哪种算法或哪种方法,这提供了这么多的准确性 是基于staylor系列..? 如果是,那么那也将有更大指数的术语不是它(如x ^ 2,x ^ 3 .... x ^ 20 ......) 任何建议都有帮助 谢谢 以上来自于谷歌翻译 以下为原文 HI everyone... I am looking for FPGA implementation of logarithmic function. Most of papers suggesting either LUT based or LUT and interpolation combined one. These methods will give accuracy maximum upto 20 bits. Actually I am going for double precision so this accuracy is very poor. Then I gone through IP of Log from xiliix for douoble precision which gives accuracy of almost 53 bits. Here I am not getting which algorithm or which method xilinx is using which gives this much of accuracy is it staylor series based ..? if yes then that also will have terms with larger exponent isnt it (like x^2, x^3....x^20 ......) any suggestion are helpful thanks |
|
相关推荐
3个回答
|
|
看看这篇论文:http://sco.h-its.org/exelixis/php/rrdr2009-4.php
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 Take a look at this paper: http://sco.h-its.org/exelixis/php/rrdr2009-4.php- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
himuzaffer
感谢您的回复 我已经阅读了这篇论文但似乎精度只有最多20位,因为复杂精度的avergae错误是4.437e-5。 所以首先将近20位将给出准确的值。 我想要更多的准确性 再次感谢 以上来自于谷歌翻译 以下为原文 hi muzaffer Thanks for reply I have gone through this paper But it seems that there accuracy is only max upto 20 bits because there avergae error for duble precision is 4.437e-5. so first almost 20 bits will give accurate value. I want more accuarcy thanks again |
|
|
|
试试这个:http://www.informatik.uni-trier.de/Reports/TR-08-2004/rnc6_07_dinechin.pdf当谈到FP时,我当然信任JM Muller
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 Try this one: http://www.informatik.uni-trier.de/Reports/TR-08-2004/rnc6_07_dinechin.pdf I certainly trust JM Muller when it comes to FP - Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1964浏览 0评论
683浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 11:00 , Processed in 1.088867 second(s), Total 52, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号