完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
type storage_array是word的数组(自然范围0到mem_size / 4 - 1);
可变数据和冒号; std_logic_vector(31 downto 0); 变量存储:storage_array; 变量索引:自然:= 0; 变量index_write:natural:= 0; 我不知道怎么解决它....你可以帮帮我吗??? 以上来自于谷歌翻译 以下为原文 type storage_array is array(natural range 0 to mem_size/4 - 1) of word; variable data : std_logic_vector(31 downto 0); variable storage : storage_array; variable index : natural := 0; variable index_write : natural := 0; I don't know how to fix it.... can u help me ??? |
|
相关推荐
5个回答
|
|
你能发布所有代码吗?
您使用的是哪个版本的ISE? mem_size是如何定义的? -------------------------------------------------- -------------------------------我喜欢这些书:Free Range VHDL(免费),http://www.freerangefactory .org / site / pmwiki.php / Main / BooksVHDL for Logic Synthesis,Andrew RushtonFPGA Prototyping by VHDL examples,Pong P Chu 以上来自于谷歌翻译 以下为原文 Can you post all of your code? Which version of ISE are you using? How is mem_size defined? --------------------------------------------------------------------------------- I like these books: Free Range VHDL (free), http://www.freerangefactory.org/site/pmwiki.php/Main/Books VHDL for Logic Synthesis, Andrew Rushton FPGA Prototyping by VHDL Examples, Pong P Chu |
|
|
|
Sry基因..
子类型字是std_logic_vector(data_write'length-1 downto 0); 变量mem_size:natural:= 2 ** TAM_MEMORIA; type storage_array是word的数组(自然范围0到mem_size / 4 - 1); 可变数据和冒号; std_logic_vector(31 downto 0); 变量存储:storage_array; 变量索引:自然:= 0; 变量index_write:natural:= 0; 以上来自于谷歌翻译 以下为原文 Sry.. subtype word is std_logic_vector(data_write'length-1 downto 0); variable mem_size : natural := 2 ** TAM_MEMORIA ; type storage_array is array(natural range 0 to mem_size/4 - 1) of word; variable data : std_logic_vector(31 downto 0); variable storage : storage_array; variable index : natural := 0; variable index_write : natural := 0; |
|
|
|
|
|
|
|
当你使mem_size成为常数时会发生什么?
-------------------------------------------------- -------------------------------我喜欢这些书:Free Range VHDL(免费),http://www.freerangefactory .org / site / pmwiki.php / Main / BooksVHDL for Logic Synthesis,Andrew RushtonFPGA Prototyping by VHDL examples,Pong P Chu 以上来自于谷歌翻译 以下为原文 What happens when you make mem_size a constant?--------------------------------------------------------------------------------- I like these books: Free Range VHDL (free), http://www.freerangefactory.org/site/pmwiki.php/Main/Books VHDL for Logic Synthesis, Andrew Rushton FPGA Prototyping by VHDL Examples, Pong P Chu |
|
|
|
XST错误适用于哪行代码?
----------“我们必须学会做的事情,我们从实践中学习。” - 亚里士多德 以上来自于谷歌翻译 以下为原文 To which line of code does the XST error apply? ---------- "That which we must learn to do, we learn by doing." - Aristotle |
|
|
|
只有小组成员才能发言,加入小组>>
2322 浏览 7 评论
2734 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2369 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
656浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
463浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
226浏览 1评论
669浏览 0评论
1864浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-1 21:24 , Processed in 1.222011 second(s), Total 88, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号