完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在Xilinx软件符号库中,AND和OR门的最大输入数为9.如果需要10输入AND和OR门,您会怎么做?
我正在使用Xilinx ISE软件,学生版V10.1 请帮忙。 以上来自于谷歌翻译 以下为原文 In the Xilinx software symbol library, the maximum number of inputs for AND and OR gates is 9. What would you do if 10-input AND and OR gates are needed? I'm using Xilinx ISE software, student edition V10.1 Please help. |
|
相关推荐
2个回答
|
|
尝试将6输入AND(或OR)门的输出连接到5输入AND(或OR)门的输入。
或者跳转到VHDL或Verilog。 如果您值得花时间学习原理图捕获,那么学习硬件设计语言甚至可以花费更多时间。 应该教授电路板设计的原理图捕获,而不是FPGA或ASIC设计。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 以上来自于谷歌翻译 以下为原文 Try connect the output of a 6-input AND (or OR) gate to an input of a 5-input AND (or OR) gate. Or make the jump to VHDL or Verilog. If it's worth your time to learn schematic capture, it's even *MORE* worth your time to learn a hardware design language. Schematic capture should be taught for board design, not for FPGA or ASIC design. -- Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
或者你可以用3关4输入门做到这一点。但是除非有一个超越理由去做原理图,例如课程要求或史前监督,否则由HDL做,正如备受尊敬的前任海报所暗示的那样。
------------------------------------------“如果它不起作用 模拟,它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 Or you could do it with 3-off 4-input gates. But unless there is an over-riding reason to do schematics, such as a course requirement or prehistoric supervisor, do it by HDL, as the highly esteemed previous poster suggests. ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 18:52 , Processed in 1.274798 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号