完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2563
|
我正在尝试为Modelsim PE编译Unisim库。
我现在只在组件包之后帮我编译我的项目VHDL。 我找到了vhdl源文件： d：赛灵思 14.1 ISE_DS ISE VHDL的 src unisims 编译好的两个VHDL文件，但它们似乎不包含我试图在我的设计中使用的BRAM_TDP_MACRO实体（如Virtex 5 Libraries HDL设计指南中所述）。 任何帮助都会很好。 以上来自于谷歌翻译 以下为原文 Im trying to compile the Unisim library for Modelsim PE. I am only after the components package for now to help me compile my project VHDL. I found the vhdl source files in: D:Xilinx14.1ISE_DSISEvhdlsrcunisims and the two VHDL files compiled fine, but they dont appear to contain the BRAM_TDP_MACRO entity Im trying to use in my design (as mentioned in the Virtex 5 Libraries guide for HDL designs. Any help with this would be good. 
0
|
|
相关推荐
2个回答
|
|
|
理查德，
您需要在Xilinx ISE cmd窗口中运行compxlib来编译库。 BRAM_TDP_MACRO位于/ unimacro文件夹中。 问候， 伟 以上来自于谷歌翻译 以下为原文 Richard, You'll want to run compxlib in the Xilinx ISE cmd window to compile the library. The BRAM_TDP_MACRO is in the /unimacro folder. Regards, Wei |
|
|
|
|
|
宏在另一个库中。
至少13.4应该是： / ISE_DS / ISE / VHDL / SRC / unimacro - Gabor - Gabor 以上来自于谷歌翻译 以下为原文 The macros are in another library. At least for 13.4 this should be in: -- Gabor -- Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1193浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
12608
