完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
平台: 1. xilinx 10.1 2.xc3s400a 问题: 在我的主板上,引脚变得越来越高,但是我转储的代码没有在FPGA上运行(我甚至从我的代码中移除了时钟只给出了一些数据(X“555”)到输出)但是输出并没有全部到来 l / o引脚显示高电平。 提前致谢, 杜女士。 以上来自于谷歌翻译 以下为原文 hi all, platform: 1. xilinx 10.1 2.xc3s400a problem: on my board done pin is getting high,but the code i've dumped is not running on the fpga( i even removed clock from my code only given some data(X"555") to outputs) but outputs are not coming instead all l/o pins are showing high. Thanks in Advance, Naidu. |
|
相关推荐
3个回答
|
|
在DONE变为高电平后尝试再发出12个或CCLK脉冲。
在“Spartan-3配置用户指南”中,这是启动顺序的一部分。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 以上来自于谷歌翻译 以下为原文 Try issuing another 12 or CCLK pulses after DONE goes high. In the Spartan-3 Configuration User Guide, this is part of the Startup Sequence. -- Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
还要检查你的bitgen设置。
如果从JTAG配置启动时钟 将由Impact软件自动切换到JTAG。 如果您已手动设置 启动时钟到JTAG,然后尝试从PROM或Flash设备启动 没有多少CCLK脉冲会启动FPGA。 确保设置为(默认) CCLK。 我在Virtex 5中看到的另一个问题是,当运行奴隶时,而不是Spartan 3 串行模式和运行速度非常快(V5配置为100 MHz),有时候 V5启动逻辑将锁定,因为DONE引脚在静止时被采样 上升。 在这种情况下,减慢CCLK或驱动DONE为高,或使用“内部 完成管道“将解决问题。 - Gabor - Gabor 以上来自于谷歌翻译 以下为原文 Also check your bitgen settings. If you are configuring from JTAG, the startup clock will automatically be switched to JTAG by the Impact software. If you have manually set the startup clock to JTAG and then tried to start up from a PROM or Flash device, then no number of CCLK pulses will start up the FPGA. Make sure the setting is (default) CCLK. Another issue I've seen with Virtex 5, but not Spartan 3, is that when running slave serial mode and running really fast (V5 configures at 100 MHz), then sometimes the V5 startup logic will lock up because the DONE pin is sampled while it is still rising. In that case, slowing down CCLK or driving DONE high, or using the "internal DONE pipe" will fix the problem. -- Gabor -- Gabor |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2294 浏览 7 评论
2704 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2188 浏览 9 评论
3269 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2333 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
604浏览 1评论
1664浏览 1评论
163浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2322浏览 0评论
634浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-5 13:21 , Processed in 1.277189 second(s), Total 83, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191