完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好:
我使用的是ISE10.1.03。 我发现信号的名称可能对最终的.bit文件有影响。 请查看以下代码段: 始终@(posedge Clk_0d或negedge XRST)开始if(~XRST)开始UST_Cs_nr // UST_Xcs_r UST_Xwe_r UST_Addr_r UST_Data结束否则开始UST_Cs_nr // UST_Xcs_r UST_Xwe_r UST_Addr_r UST_Data得力 当我使用“UST_Xcs_r”而不是“UST_Cs_nr”时,可以生成.bit文件,但是应用程序无法正常工作。毕竟,我认为它只是一个信号的名称,但是hwo可以影响.bit文件的名称 ? 最好的Regard.Ninos K. 以上来自于谷歌翻译 以下为原文 Hello, everyone: I use ISE10.1.03. I find the name of signals may have effect on the final .bit file. Please look at the following snippet: always @(posedge Clk_0d or negedge XRST) begin if( ~XRST ) begin UST_Cs_nr <= 1'b1; // UST_Xcs_r <= 1'b1; UST_Xwe_r <= 1'b1; UST_Addr_r <= 10'h0; UST_Data <= 64'h0; end else begin UST_Cs_nr <= UST_Xcs ; // UST_Xcs_r <= UST_Xcs ; UST_Xwe_r <= UST_Xwe ; UST_Addr_r <= UST_Addr ; UST_Data <= UST_WD ; end end When I use "UST_Xcs_r" instead of "UST_Cs_nr", .bit file can be generated but the application doesn't work correct. After all, I think it's only the name of a signal, but hwo can a name affect the .bit file? Best Regard. Ninos K. |
|
相关推荐
1个回答
|
|
假设代码中没有其他问题你没有发布(如信号声明)
唯一明显的可能是你的设计没有得到适当的约束。 如果你没有 对Clk_0d的周期约束,然后设计是否有效 平局的运气。 布局器使用随机种子开始放置组件。 这个 可能受组件名称的影响。 适当约束的设计应该 无论初始种子如何工作,或者在时间报告中给出错误以显示 为什么它不起作用。 设计中的寄存器通常以基于切片的形式打包 关于名字的相似性。 假设具有相似名称的项目 有关。 这可能会影响时序,尤其是在设计没有得到适当约束的情况下。 HTH, 的Gabor - Gabor 以上来自于谷歌翻译 以下为原文 Assuming there is no other issue with code you didn't post (like the signal declarations) the only thing obvious may be that your design is not properly constrained. If you have no period constraint on Clk_0d then whether or not the design works could just be the luck of the draw. The placer starts placing components using a random seed. This could be affected by the component names. A properly constrained design should work regardless of the initial seed, or else give errors in the timing report to show why it won't work. Registers in the design are often packed into slices based on the similarity of names. Items with similar names are assumed to be related. This can affect timing, especially if the design isn't properly constrained. HTH, Gabor -- Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2403 浏览 7 评论
2812 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2283 浏览 9 评论
3363 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2449 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
817浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
564浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
419浏览 1评论
1991浏览 0评论
714浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-12 05:30 , Processed in 1.615783 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号