完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嘿大家,
这里的第一次海报,我是FPGA的新手所以请耐心等待:) 好的,这是我的问题: 我正在使用为Altera板编写的其他人的代码。 代码使用这些“LPM组件”。 实际上只有一个12x8乘数。 LPM库用于优化目的,Xilinx不支持我的理解。 所以我的问题是,我可以简单地编写自己的12x8乘法器或使用其他库组件来替换LPM版本吗? 非常感谢! 以上来自于谷歌翻译 以下为原文 Hey everyone, First time poster here, and i'm a newbie to FPGAs so please have some patience :) Okay, here's my question: I am working with someone else's code that was written for an Altera board. The code uses these 'LPM components.' Actually just one, a 12x8 multiplier. LPM library is for optimization purposes and not supported by Xilinx from what i understand. So my question is, can I simply write my own 12x8 multiplier or use another library component to replace the LPM version? Thanks alot in advance! |
|
相关推荐
1个回答
|
|
XST综合的最新版本在推断HDL的乘数方面做得非常好,
在具有内置乘法器或DSP模块的FPGA中。 否则,最接近的Xilinx等效物将是 使用CoreGen制作12 x 8乘法器。 HTH, 的Gabor - Gabor 以上来自于谷歌翻译 以下为原文 Recent versions of XST synthesis do a pretty good job of inferring multipliers from HDL, in FPGA's that have built-in multiplier or DSP blocks. Otherwise the closest Xilinx equivalent would be to use CoreGen to make your 12 x 8 multiplier. HTH, Gabor -- Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1288浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 01:13 , Processed in 1.178660 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号