完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
有没有任何形式可以像累加器那样使用计数器? 我想使用一个计数器,因为它的资源使用率要低得多。 例如,纹波计数器可能有效,但我需要在每个时钟周期有一个可变数量的脉冲,具体取决于要与前一个值相加的数字。 谢谢 以上来自于谷歌翻译 以下为原文 Hello, Is there any form to use a counter like an accumulator?. I want to use a counter because its use of resources are much lower. For example, a ripple counter may work, but I need have, at each clock cycle, a variable number of pulses, depending on the number that is gonna be sum to the previous value. Thank |
|
相关推荐
2个回答
|
|
由于支持加法的专用逻辑,在计数器和累加器之间的FPGA中没有显着的资源差异。
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 There is no significant resource difference in an FPGA between a counter and an accumulator due to the dedicated logic to support addition.------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
如果时钟的运行速度比累加器数据速率快N倍,则N为数字
在系统中的位,你可能会考虑位串行算术。 这通常不用于FPGA 除非你用非常大的数字做一些慢的事情并且想要使用移位寄存器 每片获得更多比特。 - Gabor 以上来自于谷歌翻译 以下为原文 If you have a clock running N times faster than the accumulator data rate, where N is the number of bits in the system, you might consider bit-serial arithmetic. This is not typically used in FPGA's unless you're doing something slow with very large numbers and want to use the shift-registers to get more bits per slice. -- Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2279 浏览 7 评论
2691 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2174 浏览 9 评论
3249 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2321 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
580浏览 1评论
1645浏览 1评论
144浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2297浏览 0评论
610浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-22 13:38 , Processed in 1.416105 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191