[问答]

可以像累加器那样使用计数器吗？

问答对人有帮助，内容完整，我也想知道答案 0 你好，有没有任何形式可以像累加器那样使用计数器？我想使用一个计数器，因为它的资源使用率要低得多。例如，纹波计数器可能有效，但我需要在每个时钟周期有一个可变数量的脉冲，具体取决于要与前一个值相加的数字。谢谢以上来自于谷歌翻译以下为原文 Hello, Is there any form to use a counter like an accumulator?. I want to use a counter because its use of resources are much lower. For example, a ripple counter may work, but I need have, at each clock cycle, a variable number of pulses, depending on the number that is gonna be sum to the previous value. Thank 0
2019-1-16 10:55:22　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报刘琨相关推荐 • 计数器是什么？如何使用计数器 2255 • labview怎样用计数器触发一个脉冲信号,然后用计数器读取频... 9041 • 怎样利用ADuC7060的累加器和计数器来计算平均值？如何配置？ 253 • FPGA实现NCO中相位累加器的输出和查找表地址什么关系？ 5298 • 求助，求使用计数器生成内部复位的推荐写法？ 180 • 请问怎样利用ADuC7060的累加器和计数器来计算平均值？ 1292 • 如何使用计数器检测输入的相位？ 1807 • 控制累加器 1733 • 计数器无法计数 2674 • 累加器verilog语言编程问题 11327 2个回答

答案对人有帮助，有参考价值 0 由于支持加法的专用逻辑，在计数器和累加器之间的FPGA中没有显着的资源差异。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自于谷歌翻译以下为原文 There is no significant resource difference in an FPGA between a counter and an accumulator due to the dedicated logic to support addition.------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com

2019-1-16 11:05:39 评论举报李森

答案对人有帮助，有参考价值 0 如果时钟的运行速度比累加器数据速率快N倍，则N为数字在系统中的位，你可能会考虑位串行算术。这通常不用于FPGA 除非你用非常大的数字做一些慢的事情并且想要使用移位寄存器每片获得更多比特。 - Gabor 以上来自于谷歌翻译以下为原文 If you have a clock running N times faster than the accumulator data rate, where N is the number of bits in the system, you might consider bit-serial arithmetic. This is not typically used in FPGA's unless you're doing something slow with very large numbers and want to use the shift-registers to get more bits per slice. -- Gabor

2019-1-16 11:19:08 评论举报杨玲