[问答]

如何实现硬件FPGA中的时序报告给出的时序

1902 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 大家好，我想知道如何实现硬件（FPGA）中的时序报告给出的时序。我的意思是，如何测量FPGA和FPGA中输入信号的建立或保持时间与静态时间报告给出的值进行比较。 FPGA怪胎以上来自于谷歌翻译以下为原文 Hi all, I would like to know how to realize the timing given from timing report in hardware(FPGA). I mean, how to measure the setup or hold time of input signal in FPGA and compare with the values given from static timing report. FPGA freak 0
2019-1-15 11:07:15　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答举报顾天天相关推荐 • FPGA实战演练逻辑篇65：CMOS摄像头接口时序设计5时序报告 6787 • 在FPGA中模拟SPI接口要如何保证这个时序要求呀？ 2028 • 关于FPGA 的最高时序和采样速率是一样吗？ 7237 • 一文读懂什么是FPGA时序分析 1410 • 请问一下如何发现并解决FPGA设计中的时序问题？ 556 • 基于FPGA技术的RS 232接口的时序逻辑设计实现 2616 • 怎么解决FPGA设计时序问题？ 1961 • FPGA实战演练逻辑篇52：基本时序路径 3050 • FPGA实战演练逻辑篇54：VGA驱动接口时序设计之1概述 5064 • 明德扬分享FPGA视频---第十五章 FPGA时序 3770 1个回答

答案对人有帮助，有参考价值 0 你好你的意思是告诉真正的硬件，并证明设置保持时间？如果是这样，那么数据的时钟范围和范围， setup是从静态数据到时钟边沿的时间，hold是时钟边沿后数据静态的时间。或者我可能让你完全错了，在这种情况下，appologies，以上来自于谷歌翻译以下为原文 Hi Do you mean to meassure real hardware, and prove the set up hold times ? If so , scope on the clock in and scope on the data in, setup is the time from static data to clock edge, hold is how long the data is static after the clock edge. Or I could have you total wrong , in which case appologies,

2019-1-15 11:24:02 评论举报张磊