完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
只需将DAC连接到FPGA的输出，添加一个低通重建滤波器，并将滤波器输出连接到频谱分析仪。
真正的RMS功率探头当然要准确得多，但使用频谱分析仪肯定会有很好的测量结果。 以上来自于谷歌翻译 以下为原文 Just connect a DAC to the output of your FPGA, add a low-pass reconstruction filter and conect the filter output to a spectrum analyzer. A true-RMS power probe is certainly much more accurate but with a spectrum analyzer you will certainly have a good measurement. |
|
|
|
|
|
THX，flower17。但如果我想在FPGA设计中实现它，即。
通过FPGA编码的方式，怎么样？ 以上来自于谷歌翻译 以下为原文 THX,flower17.but if I want to implement it in the FPGA design,i.e. by the way of coding in FPGA,how? |
|
|
|
|
|
哦，那确实不同！
如果您希望通过在一定时间内累积输出样本的均方根值来在时域中操作，则可以实现RMS算法。 或者您可能希望在频域中操作，这样您就可以实现FFT运算并在IF带宽上积分（=求和）平方放大值。 但是，这将导致数字结果仅与您的数字系统相关。 当数字模拟接口放置在FPGA之后时，该值将通过输出级的“模拟增益系数”进行缩放。 我希望这会有所帮助。 以上来自于谷歌翻译 以下为原文 Oh, that's different indeed! You could implement an RMS algorithm if you wish to operate in the time-domain by accumulating over a certain time the root mean square values of your output samples. Or you may wish to operate in the frequency domain so you could implement an FFT operation and integrate (=sum) the squared amplitued value over your IF bandwidth. But becareful, this will lead to a numerical result which will be relative to your digital system only. When a digital-to-analogue interface will be placed after your FPGA, that value will be scaled by the "analogue gain factor" of your output stage. I hope this helps better. |
|
|
|
|
|
你好
如果我认为你的意思是你有同相和正交信号？ 他们已经限制了乐队。 获得权力的常规方法是计算SQRT（I * I + Q * Q） 然后你总结一段时间。 如果你只想要一个数字表示，那么你不需要取平方根， 如果你只想要一个很好的近似功率，那么你可以非常有效地做所谓的“alpha max beta min”算法 http://en.wikipedia.org/wiki/Alpha_max_plus_beta_min_algorithm 对于一段时间内的求和，您可以进行滚动平均，延迟，减法器和累加器。 以上来自于谷歌翻译 以下为原文 Hi By IF I assume you mean you have In-phase and Quadrature signals ? And they are already band limited. the normal method of getting power is to calculate the SQRT ( I*I + Q*Q ) you then sum over a time period. If you only want a numerical representation, then you don't need to take the square root, and if you only want a good approximation of the power, then you can do what is called "alpha max beta min" algorithum very efficiantly http://en.wikipedia.org/wiki/Alpha_max_plus_beta_min_algorithm For summing over a time period, you can do a rolling average, a delay, a subtracter and an accumilator. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1146浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2377
评论
淘帖
1637
