可以使用RS-232与没有picoblaze处理器的Spartan-3E入门套件连接PC吗？

sridar写道：大家好，
发布这个问题可能不是确切的地方，但我希望我能得到答案。
我可以使用RS-232与没有picoblaze处理器的Spartan-3E入门套件连接PC吗？如果可以，有什么可能的方法呢？
是的你可以使用一些FIFO和移位寄存器和状态机。
您的Clk应该符合所需的波特率。
山塔努
Shantanu Sarkarhttp：//www.linkedin.com/pub/shantanu-sarkar/0/33a/335



以下为原文

sridar wrote:
Hi all,
 
It may not be exact place to post this question, but i hope i can get the answers.
 
Can I interface PC with Spartan-3E starter kit using RS-232 without picoblaze processor??If can, what are the possible ways to do it?
 
 
 

Yes U can using some FIFO and Shift reg and state machine. Your Clk should be according to the required Baud Rate.
 
Shantanu
Shantanu Sarkar
http://www.linkedin.com/pub/shantanu-sarkar/0/33a/335

嗨Sridar，
...或者您可以使用Microblaze在EDK中使用UART核心。
有一个很好的综合 
Eilert



以下为原文

Hi Sridar,
 
...or you can use the UART Cores in the EDK with Microblaze.
 
Have a nice Synthesis
  Eilert

但我不是在使用EDK（也不熟悉它）。
我使用ISE webpack 10.1。
是否需要UART从PC接收数据
FPGA怪胎



以下为原文

But i am not using EDK (and not familiar with it too). I use ISE webpack 10.1. whether UART is neccessary to receive the data from PCFPGA freak

我应该怎么做移位寄存器，FIFO等。
也许你可以发给我研究所有这些的链接
FPGA怪胎



以下为原文

What should I do with shift register,FIFO,etc. May be you can send me the link to study all theseFPGA freak

UART只不过是一个Shift Reg
TX与串行移位寄存器并行
RX是串行到并行移位寄存器。
你需要FIFO，因为你应该有一些管道，所以你不应该错过任何数据。
在正常协议8数据位/无奇偶校验/ 1停止位中，您需要放置1个起始位（逻辑0）和停止位（逻辑1），您可以使用简单的状态机。
Pl找到attcahed文件，它将帮助你理解RS232中的字符格式。
rs232上有很多关于网络的文件 - 只是谷歌搜索。
为了更好地理解，您可以通过KCPSM3获得某些UART IC的数据表和UART的VHDL代码。
山塔努
Shantanu Sarkarhttp：//www.linkedin.com/pub/shantanu-sarkar/0/33a/335



以下为原文

UART is nothing but a Shift Reg
TX is Parallel to Serial Shift Reg
RX is Serial To Parallel Shift Reg.
You will required FIFO as you should have some pipeline so you should not miss any data.
In Normal Protocol 8 Data Bit / No Parity / 1 Stop Bit, you need to put 1 Start Bit (Logic 0) and Stop Bit(Logic 1) for which you can use a simple state machine.
 
Pl find the attcahed file it will help you little bit to understand the character format in RS232. There lots of documents on rs232 avialable in the net - just do googling.
 
For better understanding you can go thru the datasheets of some UART IC and the VHDL Code of UART available with KCPSM3. 
 
Shantanu
Shantanu Sarkar
http://www.linkedin.com/pub/shantanu-sarkar/0/33a/335

嗨Sridar，
如果您不想使用picoblaze，您仍然可以使用picoblaze源中提供的uart-core。
这个核心附带了一个很好的文档-pdf。
最简单的事情就是连接到RX_Data输出的8个LED以及Data_present和Read_enable线的一些棘手的连线。
然后LED将显示您在键盘上按下的键的ascii值（通过RS232通过正确设置的终端发送）。
有一个很好的综合 
Eilert



以下为原文

Hi Sridar,
if you don't want to use the picoblaze you can still use the uart-core that is provided in the picoblaze sources.
There's also a nice documentation-pdf that comes with this core.
 
The most simple thing would be something like 8 leds connected to RX_Data outputs and some tricky wiring of the Data_present and Read_enable lines.
Then the LEDs will show the ascii value of the key you are pressing on your keyboard (sent over RS232 by a terminal with the correct setup).
 
 
 Have a nice Synthesis
  Eilert
 
 

抱歉，在上一篇文章中我错过了附上文件。
Pl在这里找到它。
Shantanu Sarkarhttp：//www.linkedin.com/pub/shantanu-sarkar/0/33a/335
five_team_spec.pdf 407 KB



以下为原文

Sorry in last pst I missed to attach the file. Pl find it here.
Shantanu Sarkar
http://www.linkedin.com/pub/shantanu-sarkar/0/33a/335            five_team_spec.pdf ‏407 KB

我阅读了文档和UART的pdf附带picoblaze。
我希望UART支持spartan-3E，即使它没有在uart手册中提到过。
我按照手册中给出的规则从UART传输数据。但是当我将它映射到FPGA并进行模拟时，Buffer full和buffer_half_full信号总是很高。让我解释一下我遵循的步骤1。
下载了具有UART代码的picoblaze核心。
在我的代码中实例化UART。
编写一个代码，将所需的控制信号和数据输入到UART4。
将UART和我的代码集成在一起并将其映射到FPGA中。在我的代码中，我从50MHz的spartan-3A入门套件中获得了9600 Hz的时钟，该套件是UART的时钟输入。
使用移位16位移位寄存器（旋转）和导出时钟，我将'1'发送到en_16x_shift信号。
每当我向UART发送不同的数据时，write_buffer对于每32个时钟信号（9600Hz）和查询表都是高的。在模拟和硬件中，buffer_full和buffer_half_full信号都变高。
我在哪里错过了？
消息由sridar在07-04-2009 07:42 AM编辑
FPGA怪胎



以下为原文

 

I read the documentation and pdf of UART comes with picoblaze. I hope UART supports spartan-3E,even it is not mentioned in
uart manual.

I followed the rules given in manual to transmit the data from UART.But Buffer full and buffer_half_full signals are always high, when i map it to FPGA and in simulation.

 
Let me explain you the steps i followed


1. Downloaded the picoblaze core which has UART code.
2. Instantiated UART in my code.
3. Written a code that inputs the required control signals and data to UART
4. Integerated both UART and my code and mapped it into FPGA.

In my code, I derived a clock of 9600 Hz from 50MHz of spartan-3A starter kit which is the clock input to UART. Using shift 16 bit shift register (rotate) with the derived clock, I send '1' to en_16x_shift signal. write_buffer is made high for every  32 clock signal (9600Hz) and from a lookup table, everytime i send different data to UART.

In simulation and in hardware both buffer_full and buffer_half_full signals are become high.
 
Where am I missing ??
Message Edited by sridar on  07-04-2009 07:42 AMFPGA freak

HiSridar，
在波特率为9600时，8N1编码中一个字节的传输（或接收）需要1.04 ms。
1/9600（Bits / s）= 104 us / Bit
104 us / Bit * 10 = 1.04ms每'Startbit + 8Databits + Stopbit'
这大约是52100个50MHz时钟周期。
如果您将数据写入fifo更快，它将运行完整。
有一个很好的模拟 
Eilert



以下为原文

HiSridar,
at a Baudrate of 9600 the transmission (or receiving) of one byte in 8N1 coding takes 1.04 ms.
 
1/9600 (Bits/s)= 104 us/Bit
 
 104 us/Bit *10 =1.04ms per 'Startbit + 8Databits + Stopbit'
 
That's about 52100 50MHz clock cycles.
If you are writing your data faster to the fifo it will run full.
 
Have a nice simulation
  Eilert