完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有两张标有“Vivado Design Suite 2013.2”和“ISE Design Suite 14.6”的光盘,我之前在Virtex-5设计上使用过Win7。
最近将操作系统升级到Win10。 题: 我是否可以重新安装Vivado / ISE 14.6,然后使用Win10重新访问和修改旧的Virtex-5设计? 谢谢,并提前感谢 以上来自于谷歌翻译 以下为原文 I have two discs labeled "Vivado Design Suite 2013.2" and "ISE Design Suite 14.6" which I had used before with Win7 on a Virtex-5 design. Upgraded OS recently to Win10. Question: Will I be able to reinstall the Vivado/ISE 14.6 and then re-visit and modify that old Virtex-5 design using Win10? Thanks and kudos in advance |
|
相关推荐
1个回答
|
|
嗨@ mm035b,
是的,您将能够使用Xilinx工具打开设计并在任何支持的操作系统中进行修改,这应该不是问题。 话虽如此,我相信Virtex 5将使用ISE Design Suite。 ISE 14.6不正式支持Win10(请参阅支持的操作系统的链接)。 我建议您继续使用Win7 OS系统中的ISE设计,因为很多时候可能会发生崩溃和其他环境问题。 其他一些有用的链接:Link2 - Vivado支持7系列及更高版本,Link3 - Vivado支持的操作系统包括Win10 Pro。 问候,Prathik ----------------------------------------------- ------------------------------------------------请注明 适当的帖子作为答案“接受为解决方案”,以防它有助于解决您的查询。给予您认为有用且回复导向的帖子。感谢.---------------- -------------------------------------------------- ----------------------------- 以上来自于谷歌翻译 以下为原文 Hi @mm035b, Yes, you will be able to use your Xilinx tools to open the design and modify in any supported OS which should not be a problem. That being said, I believe for Virtex 5 you will be using ISE Design Suite. Win10 is not officially supported for ISE 14.6 (See link for supported OS). I suggest you should continue using the ISE designs in Win7 OS system else as seen many times there are chances of crashes and other environment problems to occur. Some other useful links: Link2 - Vivado supports 7-series and above, Link3 - Supported OS for Vivado includes Win10 Pro. Regards, Prathik ----------------------------------------------------------------------------------------------- Please mark the appropriate post as an answer "Accept as solution" in case it helps to resolve your query. Give Kudos to a post which you think is helpful and reply oriented. ----------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1211浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 23:25 , Processed in 1.038177 second(s), Total 48, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号