[问答]

请教减小AD9518_1的jitter改进方法

问答对人有帮助，内容完整，我也想知道答案 0 目前我们的应用是：由REF1 或REF2做为参考源，内部VCO锁相后产生时钟，其中out0-out3为156.25M，out4-ou5均为25M。由于现在有丢包问题，怀疑跟时钟抖动有关系，我们想做如下的改进： REF1 和REF2被屏蔽掉，由内部VCO直接生成输出时钟，即out0-out3为156.25M，out4-ou5均为25M。请问这样改进芯片是否支持？jitter会不会有所降低？如果可以的话，请给出寄存器配置. 0
2018-12-25 14:16:11　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答举报田野相关推荐 • AD9518内部锁相未锁定 1118 • 请教一下hspice的激励源里怎么增加jitter 3570 • AD9518内部锁相环未锁定怎么解决？ 7789 • 请问PLL jitter的区别是什么 1957 • 如何计算输出时钟的DISCRETE JITTER？ 1825 • 请问AD9516或AD9518时钟输出延迟是固定的还是每次上电都不同 1997 • 请教无线报警器的改进办法 2641 • 拜求RC有源带通滤波器设计和改进方法 3226 • 请问怎么才能改进Spartan-6 DCM_CLKGEN的抖动容限？ 1049 • 请问AD9257的占空比稳定器和时钟JITTER有什么关系？ 3441 1个回答

答案对人有帮助，有参考价值 0 请将您的问题呢直接发送到china.support@analog.com, 并提供注册号。

2018-12-25 14:24:42 评论举报李正茂