求大佬解答关于32Kcrystal oscillator做噪声仿真的时候疑问

[td]求版上上各位大牛解答，小弟最近做一个32Kcrystal oscillator.
  在做噪声仿真的时候有以下疑问，
                         1，用PSS+PNOISE 的仿真结果 中的 phase noise ,以及在它基础上计算出的 JC  JCC JC-K JCC-K ，是包含了
系统 thermal shot fliker 等的 intrinsic noise 还是 只包含了 random noise 的 phase noise ?
                         2,   我们一般对crystal osc 说的 jitter 指标是不是应该是  JCC 或者JCC-K ，因为它没有外加基准参考频率，看JC JC-K 没意义 ？ 如果是JCC-K ，那么这个K 是根据应用去一个时间么？ 因为VCO 里边是取 f0/2/PLL band width .

     另外我想仿真一下 power supply 的噪声对 输出 jitter 的影响？  
                         1，第一种方法是 直接在 TEST BENCH   电源上叠加一个噪声源，但是PSS+PNOIE 就不能按照 OSC 来仿真，它会检测到一个周期性的输入，认为目前是 VCO 或者MIXER 什么的？
                          2，第二种方法是用verilog-A 写了个参数可变的噪声源，虽然骗过了软件，但在噪声源频率很高的时候, PSS 很难收敛。最后放弃。
                       3，第三种方法是利用candence noise-aware desing flow, 先把OSC 当成 VCO 提取了 PPV modle file ,然后在 PPL TEST BENCH 中 TRAN 仿真（PLL 还是只有一个OSC + meter+power supply noise ），最后结果里边有 PSD 和 jitter .
                          我看论坛里边好多人输出的结果都是2个 period jitter 和 phase jitter ,我不知道我为什么只有一个 jitter ,是版本问题么？  另外这个jitter 是不是对应的是period jitter ?  那这个值对应的是PSS+PNOISE 的那个值呢？ 因为结果比PSS+PNOISE 还小大概一个数量级？ 这个无法理解，求助版上高手。[/td]