[问答]

AD9361在FDD模式下配置为1R1T收发，解调数据码率10M出现乱码

问答对人有帮助，内容完整，我也想知道答案 0 1.我的配置如下图：此为FDD模式下1R1T配置，用于接收解调10M的数据码率，配置后发现无论怎么改变接收信号的强度解调都会出现乱码，，而在配置为TDD模式1R1T接收时，10M数据码率接收解调正常。 2.从给的资料里面可以看到，当配置为1R1T,DDR,FDD,Dual Port 时，此时DATA_CLK最大时钟可达到60M,即一个时钟可以取一个I和Q信号，理论上10M码率是应该能正常解调的。 0
2018-12-20 09:05:10　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答举报彭瑾相关推荐 • AD9361 BIST功能验证相关事项 7277 • AD9361数字CMOS接口时序问题 5476 • ad9361 FDD模式双口CMOS全双工1T1R读ENSM始终在alert状态 7533 • 配置为接收模式能否用AD9361内部FIR代替外部FPGA中的FIR? 2396 • AD9361 FDD模式没有任何输出 3970 • AD9361星座图点很散 6813 • AD9361的TX输出杂散 5046 • ad9361 lvds接口调试 7981 • AD9361接收时AD采样数据不对 6443 • AD9361无发射信号 2858 2个回答

答案对人有帮助，有参考价值 0 z这个配置程序向导哪里有啊？

2018-12-20 09:10:47 评论举报张晓宁

答案对人有帮助，有参考价值 0 1R1T,DDR,TDD,Dual Port,data clock=30M, P0和P1上都有数，data rate=2data clock=60M 0x010=0xC8, 0x011=0x00, 0x012=0x08 1R1T,DDR,FDD,Dual Port,data clock=60M，只有P0上有数（P1是发射），data rate=2data clock=120M 0x010=0xC8, 0x011=0x00, 0x12=0x02 需要检查一下FPGA采数的逻辑和9361的配置有没有错误。

2018-12-20 09:28:03 评论举报王苑苑