完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我在使用quartus自带的乘法核时遇到了问题，得到的电路文件没有输出端口，然后我直接用VHDL例化，仿真也没有结果，说明也是没有输出。那么问题来了，为啥除法器加法器减法器都有输出，这个乘法器就没有，是license不全吗？
0
已退回10积分
|
|
相关推荐
2个回答
|
|
|
你乘法核输出接哪的呢，你是不是没有分配
|
|
|
|
|
|
之前采用网上随便下载的license是可以用的，或者你指定输出位宽测试一下
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2376 浏览 0 评论
1878 浏览 49 评论
6017 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3019
评论
淘帖
4375
