完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1691
|
Hiteam，
我有一个zedboard和vivado 13.4许可证。 一切都很好，我已经成功实现了一些设计 我调查了adau1761 ADC并试图通过logico axi4lite spdif来提供它 合成和实施成功运行 但是这个问题导致比特流生成失败： 命令失败：此设计包含不支持比特流生成的内核：design_1_i / spdif_0（spdif_v2_0 Version 3） 谢谢你的帮助 以上来自于谷歌翻译 以下为原文 Hiteam, I have a zedboard and vivado 13.4 licence. everything is okay, I have succesfully implemented some designs I investigate adau1761 ADC and try to feed it through logico axi4lite spdif synthesis and implementation run successfully but bitstream generation failed with this issue : Command failed: This design contains a core for which bitstream generation is not supported: design_1_i/spdif_0 (spdif_v2_0 Version 3) thanks for your help 
0
|
|
相关推荐
2个回答
|
|
|
您还需要SPDIF内核的许可证。
您可以在此处获得硬件评估许可证： http://www.xilinx.com/products/intellectual-property/EF-DI-SPDIF.htm www.xilinx.com 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 You will need a license for the SPDIF core as well. You can get a hardware evaluation license here: http://www.xilinx.com/products/intellectual-property/EF-DI-SPDIF.htm www.xilinx.comView solution in original post |
|
|
|
|
|
您还需要SPDIF内核的许可证。
您可以在此处获得硬件评估许可证： http://www.xilinx.com/products/intellectual-property/EF-DI-SPDIF.htm www.xilinx.com 以上来自于谷歌翻译 以下为原文 You will need a license for the SPDIF core as well. You can get a hardware evaluation license here: http://www.xilinx.com/products/intellectual-property/EF-DI-SPDIF.htm www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
370
