崔增文1，何山虎1 ，陈弘达2，毛陆虹2，高建玉 1
| （1.兰州大学微电子研究所，甘肃 兰州 730000 ；2.中国科学院半导体研究所集成光电子学国家重点实验室，北京 100083)
| 摘要：从速度、集成度、功耗和成本等几个方面深入的分析了利用标准CMOS工艺来设计开发高速模拟器件和混合处理芯片的现状及发展潜力。 关键词：CMOS工艺；特征频率 fT； 单片系统SoC；短距离并行光传输系统VSR；多项目晶圆MPW
中图分类号：TN432 文献标识码：A 文章编号：1003-353X(2003)04-0030-03
| 1 引言 21世纪的今天，信息产业已经成为世界经济的支柱产业。人们的生活日益离不开信息技术，甚至各国竞相将信息技术作为衡量一个国家发展的标志。
暴涨的信息量需要具有更高处理能力的数字处理器，导致了各大厂商竞相开发高性能的数字处理器。数字处理器部分处理能力的提高，对作为端口或模拟信号处理的模拟部分提出了更高的要求，例如：在光电子接口通信场合，从OC-48到新的OC- 192,要求有能够处理GHz以上信号的能力。
标准CMOS工艺技术在高速电路中的地位受到怀疑，各种新型工艺发展迅速。考虑到Si载流子的迁移率低，有些公司将目光投向化合物半导体（SiGe及Ⅲ/Ⅴ族的GaAs、InP等）；为了减少 Si衬底的损耗和降低器件尺寸的物理限制，另有一些公司对原有标准CMOS工艺做了革新，有新型的SOI（绝缘衬底硅）工艺、SOA（任意衬底硅）工艺；另外，目前大多数做DAC（数模转换器）的公司是利用BiCMOS（Bipolar-CMOS，双极和 CMOS混合工艺）来获得高速的。
芯片的速度，集成度、功耗、芯片的成本以及研发周期是决定一个公司选择工艺的重要方面，下面从这几个方面来阐述标准CMOS工艺在高速模拟、混合信号处理领域的发展潜力。
2 标准CMOS工艺在高速模拟、混合信号处理领域的发展优势
2.1 速度
在处理器的运算、信息的存储、通信的带宽都对芯片的处理速度提出了更高要求，具有速度优势的化合物半导体（SiGe及Ⅲ/Ⅴ族的GaAs、InP 等）就突现了出来。目前这一代 SiGe 器件，特征频率 fT约为 170 GHz[1]，预计下一代 SiGe 器件的fT 可达 200 GHz 左右；当前一代 InP 工艺可以制造出的异质结双极晶体管，其fT 可达 160 GHz[2]。
这些工艺都是一些细分的技术领域，其本身技术还不完善，例如：原材料价格昂贵、成品率低、集成度低、功耗高等。在其技术完全成熟之前，其速度方面的优势并不能使其完全取代标准CMOS工艺，从下面几方面来考虑，标准CMOS工艺技术在速度上仍有潜力可挖。
（1）随着深亚微米工艺技术的开发，标准 CMOS工艺仍有速度潜力。
器件尺寸细微化一直是设计师追求的目标，器件尺寸小意味着寄生电容小，这种特性有利于制造高速的处理器。晶体管的 fT可以利用下式来表征
fT∝μ/2πι2VDSAT
式中m是载流子迁移率(Si中电子迁移率约为 1.350cm2/V·s)，l是几何尺寸，V DSAT是过载电压(几乎与工作电压成正比)。从上式可以看出缩小特征尺寸的技术可以极大地增加电路速度。目前，典型0.25 mm工艺的fT是40GHz，0.18mm工艺是80GHz，估计0.13 mm的fT再增加一倍。另外，DSM（深亚微米）工艺在70nm的研究已有突破 [3]，相信不久就能看到成熟的130nm、90nm、70nm的工艺，不难看到标准CMOS在高速模拟、混合信号处理领域的潜力。
1999年，瑞典的 J Yuan和C Svensson在IBM的配合下用当时尚不成熟0.1mm工艺证明了Si基 CMOS电路运行在GHz以上的能力[4]；2001年Broadcom公司推出了适用于10Gbps光网的DWDM （密集波分复用）传输处理器BCM8511，该处理器在一个单芯片上集成了数字打包器、FEC（前向纠错）、具有逻辑监视性能的SONET/SDH（光纤同步网络/同步数字体系）成帧器以及串行10Gbps 收发器，其采用的是标准0.18mm CMOS工艺制造；2002年1月，我国东南大学射频与光电集成电路研究所推出了0.35mm CMOS 2.5Gb／s激光二极管驱动电路、前置放大电路和限幅放大电路 [5]和10Gb/s 0.25mm CMOS超高速分接电路。这些均充分说明了标准CMOS工艺技术具有制作GHz以上工作频率芯片的能力。
（2）优化芯片间及芯片内的互连，解决连线延时问题，速度可以进一步提高。
芯片间互连已经成为限制芯片运算速度的瓶颈，这个瓶颈的存在，导致不能传送足够的数据以充分利用芯片的运算能力。一般来说，片上时钟频率能够达到1GHz，而在PCB板上时,其时钟频率往往被限制在200MHz以下。解决这个问题的方法是SoC（系统芯片）或先进的封装技术，如倒装焊等。
内部连线延时问题，可通过采用铜线作互连线来解决。在深亚微米，采用铜线代替铝线作互连线，由于连线窄而产生的高电阻可减少40％（铜线的电阻系数低），意味着可进一步微细化互连线，降低寄生电容，提高时钟速度，并降低功耗（有关铜的图形转移和铜扩散到Si中的问题已解决）。
（3）解决通信大容量的方法并不一定都集中在甚高速的处理领域[6] 。
很多情况下，网络互连设备（如路由器到交换机、路由器到路由器、路由器到DWDM终端、路由器到光交叉连接设备等）都集中在一个房间或是一所建筑内，这时只需传送300m距离以内的VSR（甚短距离并行光传输）系统就足够了。2000年由OIF（光互连论坛） 组织公布了4种可行的VSR协议，其中VSR-1、VSR-3分别用1×12和1×4 单信道传输速率分别为1.25 G bit / s和 2.5 G bit / s 的VCSEL（垂直腔面发射激光器）列阵来实现10 G bit / s的传输速率， VSR-2、VSR-4为单信道10 G bit / s的串行方案。由于VSR协议中单个信道电路内部速率都不大于10Gbit/s，所以用标准CMOS工艺技术就可以实现。
2.2 功耗
CMOS的工作电压低，信号摆幅小，只在状态转换时有电流流过，因此功耗低，这种特性有利于制造高速的处理器。另外器件的进一步小型化，可以提高器件的速度，扩大 CMOS 技术的应用范围，但却不会改变它的损耗机制。虽然在高频通路中这种低功耗优势逐渐变得不够明显，但直流通路中CMOS的功耗优势，仍对整个芯片的低功耗贡献极大。
目前ADC技术的主要倾向，就是转向CMOS 工艺，许多高速ADC的功耗已大大减小。目前德州仪器（ti）开发的14位变换速率为40MSPS的 ADS5421，仅消耗850mW功率，并且其断电模式还可将功耗降至40mW，与目前采用BiCMOS或互补双极工艺开发的同一速度档次的同类竞争产品相比，CMOS工艺设计显著降低了该ADC器件的功耗。正如TI负责高速转换器产品业务的营销经理Ed Fullman所说，“CMOS工艺的采用，使该产品成为这一速度档次上兼具最低功耗和最低价格的解决方案”。美国AMCC（Applied Micro Circuits Corp.）也表示，利用SiGe技术制作下一代高速通讯芯片遇到一些未曾料到的功耗问题， 目前AMCC正在与***的晶圆代工巨头联电合作，利用下一代 0.10mm CMOS技术为OC-768应用开发元件。
低功耗的芯片产品利于集成，能够进一步缩小处理器和通信设备的体积，利于便携式产品的开发。另外，低功耗可以使得更多的功能模块共用一个电源，降低电能不足的限制，因此低功耗始终是开发商们目光之所在，而CMOS特殊的电路结构 ，正是低功耗的唯一出路。
2.3 SoC
SoC是实现高速大容量信息处理的根本出路。这是因为它最大限度地消除了封装、引线和连线等寄生参量影响；省去了后道的组装工序和组装成本，极大的降低了产品价格；另外，SoC还具有体积小、成品率高、可靠性高和可以实现更为丰富的功能等优点。世界上发达国家相继投入人力物力发展SoC。
Si材料本身的载流子迁移率低及制作OEIC时的响应波长短和响应速率低，使得在高速领域Ⅲ/Ⅴ族化合物半导体比较活跃。然而，Ⅲ/Ⅴ族化合物晶格缺陷密度大，集成度不高（每个芯片只能有105 个晶体管，而Si的动态随机存储器已经可以做到109 个晶体管[7]），成品率低，所以Si更适应大规模集成。
对SoC性能的要求越来越全面，要求同在一个芯片上集成数字和弱信号处理的模拟部分。事实上，在很多有强信号的时候，如发射机，模拟处理也是必须的。所以SoC的高集成度要求信号的模拟处理部分能够在Si上集成。 2.4 研发周期
SiGe和InP等技术不如标准CMOS技术成熟（GaAs技术较为成熟，但其低的导热性要求衬底较薄，导致产品成品率不高），目前能够提供这些工艺完全解决方案的生产厂还相对较少，所以代工生产不如标准CMOS方便，这会影响产品上市的时间，从而影响产品的市场占有量，直接决定了某个产品能够盈利的多少。
标准CMOS工艺已经较为成熟，目前很多生产厂能够提供MPW（多项目晶圆）服务以便验证设计的正确性，完全无生产线的概念已经风靡全球，很多软件公司能够提供基于Si基的较为完善的解决方案，能够提供易于利用的仿真模型，这些都大大缩短了产品的研发周期。
2.5 价格
成品率高、可靠性高、功耗低和可以实现更为丰富的功能决定了标准CMOS工艺制作的产品性价比优势，这种优势使得它能够大量的占有市场。当今90%以上的芯片采用标准CMOS工艺制造，正是因为这种产品能够给公司带来较大的利润，使得全世界各大公司竞相开发基于标准CMOS工艺的产品。
化合物半导体工艺所用的原料价格比硅贵，而且大批量生产时成品率不高，另外在6 英寸硅片生产线基本上让位于8英寸硅片生产线、12英寸硅片生产线正在上马的年代里，Ⅲ/Ⅴ族化合物半导体工艺大多只加工4英寸晶片，限制了芯片的批量生产，这些因素提高了单位产品的价格。
另外， MPW服务公司给出的价格，CMOS工艺较其他工艺的价格低得多，例如：美国的 MOSIS(MOS Implementation Support Project)计划公布的MPW价格中0.25mm SiGe BiCMOS工艺 12mm2为5.04万美元，而0.25mm (CM025)CMOS工艺12 mm2为2.1万美元，为了减少产品开发的前期实验阶段的投资，降低开发成本和投资风险，很多“无生产线”的设计公司尤其是教育类研究单位或研究所只把目标放在基于标准CMOS工艺的产品上。
3 展望
综上所述，决定模拟、数模混合处理芯片采用何种技术的因素是多方面的，性能是主要的方面，但其要推向市场，还要讲究实用化和低成本。标准CMOS工艺技术，虽然在速度方面比双极、基于化合物半导体的双极及BiCMOS要稍微逊色，但其在速度方面仍有很大的潜力，随着互连问题的解决和特征尺寸的进一步微细化，其速度将会继续提高，而其在低成本、低功耗、高集成度方面的优势使得标准CMOS工艺技术在高速模拟、数模混合电路的研制中有很大优势，其在GHz的频率范围内仍表现出良好的特性曲线和成本结构。相信随着工艺的进一步微细化，标准CMOS工艺技术在高速模拟、数模混合电路方面将有很大作为。
参考文献：
[1] Racanelli M, Schuegraf K, Kalburge A et al. Ultra high speed SiGe NPN for advanced BiCMOS technology, Electron Devices Meeting, 2001. IEDM Technical Digest. International, 2001,15.3.1 -15.3.4.
[2] Thomas S III, Fields C H, Sokolich M et al. Fabrication of InP-based HBT integrated circuits, Indium Phosphide and Related Materials, 2000. Conference Proceedings. 2000 International Conference on, 2000;286-289.
[3] Xu Qiuxia, Qian He, Yin Huaxiang et al. High performance 70nm CMOS device and key technologies,ICSICT 2001.
[4] Yuan J, Svensson C. Multigigahertz TSPC circuits in deep Submicron CMOS[J], Physical Scripta, 1999,T79.
[5] 王志功,柯锡明.2.5Gb/s光纤通信用0.35mm CMOS芯片设计成功[J]. 高技术通讯, 2000;(5):110.
[6] Paraschis L, Nicholl G, Nowell M et al. Very short reach (VSR) parallel optics OC-192/STM-64 interface, optimized for network intra-PoP interconnections[A]. Optical Fiber Communication Conference and Exhibit, 2001[M]. 2001,3:WS4/1-WS4/3.
[7] Zimmermann H. Integrated high-speed, high-sensitivity photodiodes and optoelectronic integrated circuits[J], Sensors and Materials, 2001,13(4):189-206.
[8]. SiGe datasheet http://www.dzsc.com/datasheet/SiGe_2440728.html.
[9]. PCB datasheet http://www.dzsc.com/datasheet/PCB_1201640.html.
[10]. ADS5421 datasheet http://www.dzsc.com/datasheet/ADS5421_1095401.html.
| 本文摘自《半导体技术》
|
来源:零八我的爱
|
电子发烧友论坛
0
/6 
工商网监
湘ICP备2023018690号
2407
淘帖
74
