FPGA固件开发----输入/输出切换模块的实现

2018-11-16 09:54:08 2950 FPGA 固件输入输出

0 由于 PDIUSBD12 的 8 位数据线是双向总线，所以当进行读写操作的时候，应该注意避免双驱动。双驱动的意思就是在总线两边同时往总线上加输出信号，这样总线数据就处于一种不定态（用 X 表示），并且还容易损坏器件。例如，没有处理好双驱动的仿真波形就会如图 6-37 所示，这种情况下无法得到正确的数据的。信号的 4 种基本状态是高电平（1）、低电平（0）、不定态（X）和高阻态（Z），当一个总线上同时加有两个信号时，组合起来的结果如表 6-35 所示。可见，当一个总线上同时有两个驱动的时候，很有可能产生不定态 X，但是如果其中一个信号为高阻态 Z 的话，则是一个确定的状态（即另一个信号的状态）。所以，避免双驱动的基本思想就是根据目前的读写状态关闭某一个驱动源，也就是说将其另一个驱动源输出设置为高阻态。由于读写操作是由各自的控制信号（WR_N、RD_N）控制的，所以可以将这两个信号作为互斥关系的信号来控制总线数据的信号源。例如，当 RD_N 为低时，要从 PDIUSBD12 读取数据，就应该关闭 FPGA 对总线的输出，即将 FPGA 的总线输出信号变为高阻态 Z。反过来也一样，当 WR_N 为低时，要向 PDIUSBD12 发送数据，此时 PDIUSBD12 也会自动关闭它在总线上的输出。以上思想可用公式表示为：输入/输出切换模块的示意图如图 6-38 所示。其中左边的总线表示连接到 PDIUSBD12 的总线，右边的输入、输出总线是在 FPGA 内部的总线信号，表示在 FPGA 内部将总线的输入和输出区分开来；RD_N 和 WR_N 信号分别用于读、写控制。输入/输出切换模块的实现代码如下： --申明所使用的包 library IEEE; use IEEE.STD_LOGIC_1164.all; -- 申明实体 entity IOSwitch is port( data : inout STD_LOGIC_VECTOR(7 downto 0); -- 8 位双向数据总线,和 PDIUSBD12 相连 din : in STD_LOGIC_VECTOR(7 downto 0); -- 8 位输入数据总线,仅用于输入 dout : out STD_LOGIC_VECTOR(7 downto 0); -- 8 位输出数据总线,仅用于输出 sel_in_n : in STD_LOGIC; -- 总线输入控制信号 sel_out_n : in STD_LOGIC -- 总线输出控制信号 ); end IOSwitch; architecture IOSwitch of IOSwitch is -- 创建一个内部信号,用作数据传递 signal data_tmp : STD_LOGIC_VECTOR(7 downto 0); begin -- 信号连接 data <= data_tmp; dout <= data; -- 主进程 process(sel_in_n, sel_out_n, data, din) begin -- 当输出控制信号有效时,将 data_tmp 赋值高阻 if sel_out_n = '0' then data_tmp <= "ZZZZZZZZ"; -- 当输入控制信号有效时,将输入的信号赋值给 data_tmp elsif sel_in_n = '0' then data_tmp <= din; else data_tmp <= "ZZZZZZZZ"; end if; end process; end IOSwitch; 复制代码输入/输出切换模块的源代码请参考源文件 IOSwitch.vhd。 0
2018-11-16 09:54:08　　评论淘帖0 举报相关推荐 • FPGA固件开发----如何实现沿控制模块 1521 • FPGA固件开发-请求处理模块的实现 1687 • FPGA固件开发----固件模块划分 5497 • FPGA固件开发----如何实现分频器模块 2607 • 矩阵切换器的输入/输出接口 678 • 矩阵切换器的输入/输出电平 472 • 如何使用FPGA实现自动切换混沌系统的设计 9 • 用模拟开关来实现信号切换输入/输出 1546 • USB固件程序开发的实现 8446 • 应用共享式存储器实现输入输出口的切换构建 16