FPGA固件开发----如何实现沿控制模块

2018-11-15 09:29:24 1531 FPGA 模块

0 沿控制模块的功能是提供可控的下降沿输出，实现的方案如下：用一个使能信号 CE_N 控制输出。输入为分频后的时钟，当 CE_N 输入为高的时候，输出保持高电平，而当 CE_N 输入变为低的时候，将时钟接到输出上，这样就能得到连续的下降沿信号（和时钟的下降沿同步）。只要对 CE_N 进行适当的控制，就能得到需要的下降沿。沿控制模块的示意图和时序图如图 6-36 所示。输入时钟连接到分频器模块的输出时钟上，使能信号控制沿输出信号，只要在某一个时钟周期内将使能信号保持低电平，就可以得到一个下降沿输出。沿控制模块的实现代码如下： --申明所使用的包 library IEEE; use IEEE.STD_LOGIC_1164.all; -- 申明实体 entity EdgeController is port( clk : in STD_LOGIC; -- 输入时钟端口 ce_n : in STD_LOGIC; -- 使能端口 edge : out STD_LOGIC -- 沿信号输出端口 ); end EdgeController; architecture EdgeController of EdgeController is begin -- 输出信号赋值 edge <= clk when ce_n = '0' else '1'; end EdgeController; 复制代码沿控制模块的源代码请参考源文件 EdgeController.vhd。 0
2018-11-15 09:29:24　　评论淘帖0 举报相关推荐 • FPGA固件开发-请求处理模块的实现 1696 • FPGA固件开发----固件模块划分 5534 • FPGA固件开发----如何实现分频器模块 2624 • FPGA固件开发----输入/输出切换模块的实现 2980 • USB固件程序开发的实现 8499 • 使用SCL语言开发上升沿或下降沿指令 5836 • 基于FPGA的UART模块设计与实现简介 20 • 如何使用实现FPGA的RMII通讯模块的设计 64 • FPGA固件开发-设备收发器模块的请求回复状态实现 2245 • FPGA固件开发-设备收发器模块的数据访问状态实现 1238