完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
当我收到这样的警告时：
警告：[BD 41-1731]连接引脚之间的类型不匹配：/ verandfreqcount_0 / onepps（undef）和/ onepps（clk） 在verandfreqcount_0 / onepps上设置类型的最佳方法是什么？使用命令行和createandpackage IP工具的示例？ 以上来自于谷歌翻译 以下为原文 when I get a warning like this: WARNING: [BD 41-1731] Type mismatch between connected pins: /verandfreqcount_0/onepps(undef) and /onepps(clk) What's the best way to set the type on verandfreqcount_0/onepps? Example with both the command line and the createandpackage IP tool? 
0
|
|
相关推荐
5个回答
|
|
|
这是它在命令行上的ipx版本，但我想知道是否可能在事后或是否有其他人。
ipx :: infer_bus_interface onepps xilinx.com:signal:clock_rtl:1.0 [ipx :: current_core] ipx :: infer_bus_interface highspeedclk xilinx.com:signal:clock_rtl:1.0 [ipx :: current_core] 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 This is the ipx version of it on the command line, but I was wondering if it's possible after the fact or if there were others. ipx::infer_bus_interface onepps xilinx.com:signal:clock_rtl:1.0 [ipx::current_core] ipx::infer_bus_interface highspeedclk xilinx.com:signal:clock_rtl:1.0 [ipx::current_core] View solution in original post |
|
|
|
|
|
嗨@petersk，
最好的方法是打包IP。 在端口定义中，只需将类型更改为clk。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 以上来自于谷歌翻译 以下为原文 Hi @petersk, The best way is when you package the IP. In the port definition, just change the type to clk. Regards, Florent Florent Product Application Engineer - Xilinx Technical Support EMEA ------------------------------------------------------------------------------------------------------------------------ Don't forget to reply, kudo, and accept as solution. |
|
|
|
|
|
这是它在命令行上的ipx版本，但我想知道是否可能在事后或是否有其他人。
ipx :: infer_bus_interface onepps xilinx.com:signal:clock_rtl:1.0 [ipx :: current_core] ipx :: infer_bus_interface highspeedclk xilinx.com:signal:clock_rtl:1.0 [ipx :: current_core] 以上来自于谷歌翻译 以下为原文 This is the ipx version of it on the command line, but I was wondering if it's possible after the fact or if there were others. ipx::infer_bus_interface onepps xilinx.com:signal:clock_rtl:1.0 [ipx::current_core] ipx::infer_bus_interface highspeedclk xilinx.com:signal:clock_rtl:1.0 [ipx::current_core] |
|
|
|
|
|
你会在哪里将端口定义更改为clk？
以上来自于谷歌翻译 以下为原文 Where would you change the port definition to clk? |
|
|
|
|
|
对不起，它已经在这个帖子中，我错过了它。
只需右键单击端口并“自动推断”... 以上来自于谷歌翻译 以下为原文 Sorry, it was already in this thread and I missed it. Simply right click on the port and "Auto infer"... |
|
|
|
|
只有小组成员才能发言，加入小组>>
2220 浏览 7 评论
2643 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2125 浏览 9 评论
3197 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2248 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
494浏览 1评论
1574浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2219浏览 0评论
544浏览 0评论
1711浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
7963
评论
淘帖
1808
